[发明专利]三维存储器件及其形成方法

说明书

公开了三维(3D)存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、衬底上方的具有双面阶梯形的栅电极、栅电极上的阻隔层、在阻隔层上各自横向延伸的多个分立的电荷捕获层、多个电荷捕获层上的隧穿层、以及在隧穿层上各自横向延伸的多个分立的沟道层。多个电荷捕获层分别对应于栅电极的双面阶梯形的阶梯设置。多个沟道层分别对应于所述双面阶梯形的阶梯设置。

本申请是申请日为2019年09月29日，发明名称为“三维存储器件及其形成方法”，申请号为201980002337.7的专利申请的分案申请。

技术领域

本公开的实施例涉及三维(3D)存储器件及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本昂贵。因此，平面存储单元的存储密度接近上限。

3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列和用于控制进出存储器阵列的信号的外围器件。

发明内容

本文公开了3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括衬底、衬底上方的具有双面阶梯形的栅电极、栅电极上的阻隔层、在阻隔层上各自横向延伸的多个分立的电荷捕获层、多个电荷捕获层上的隧穿层、以及各自在隧穿层上横向延伸的多个分立的沟道层。多个电荷捕获层分别对应于栅电极的双面阶梯形的阶梯设置。多个沟道层分别对应于所述双面阶梯形的阶梯设置。

在另一个示例中，一种3D存储器件包括衬底、衬底上方的具有双面阶梯形的栅电极、栅电极上的阻隔层、在阻隔层上各自横向延伸的多个分立的电荷捕获层、多个电荷捕获层上的隧穿层、以及隧穿层上的沟道层。多个电荷捕获层分别对应于栅电极的双面阶梯形的阶梯设置。

在又一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上方形成具有具有双面阶梯形的栅电极。在栅电极上形成连续的阻隔层。在阻隔层上形成连续的电荷捕获层。电荷捕获层的横向延伸的第一部分的第一厚度大于电荷捕获层的竖直延伸的第二部分的第二厚度。去除电荷捕获层的竖直延伸的第二部分，以从电荷捕获层的横向延伸的第一部分形成设置在阻隔层上的多个分立的电荷捕获层。多个分立的电荷捕获层分别对应于栅电极的双面阶梯形的阶梯设置。在多个电荷捕获层上形成连续的隧穿层。在隧穿层上形成连续的沟道层。

附图说明

并入本文中并形成说明书的一部分的附图示出了本公开的实施例，并且与文字描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够实现和利用本公开。

图1示出了根据本公开的一些实施例的具有单个存储器堆栈(memory deck)的示例性3D存储器件的横截面。

图2示出了根据本公开的一些实施例的具有单个存储器堆栈的另一示例性3D存储器件的横截面。

图3示出了根据本公开的一些实施例的具有单个存储器堆栈的又一示例性3D存储器件的横截面。

图4示出了根据本公开的一些实施例的具有单个存储器堆栈的再一示例性3D存储器件的横截面。

图5A示出了根据本公开的一些实施例的具有多个存储器堆栈的示例性3D存储器件的横截面。

图5B示出了根据本公开的一些实施例的具有多个存储器堆栈的另一示例性3D存储器件的横截面。

图6A示出了根据本公开的一些实施例的具有多个存储器堆栈的又一示例性3D存储器件的横截面。

图6B示出了根据本公开的一些实施例的具有多个存储器堆栈的再一示例性3D存储器件的横截面。