[发明专利]针对每核心加速器分配的频率缩放

权利要求书

1.一种处理器，包括：

多个核心，其中，所述多个核心中的至少一部分核心能够被选择性地配置并且包括：

第一电路块，其被配置为实现支持第一组指令的指令集架构(ISA)；以及

一个或多个ISA扩展单元，其包括被配置为实现第二组指令的、与所述第一电路块分开的电路，所述第二组指令包括未被包括在所述第一组指令中的一个或多个扩展指令，其中，所述ISA扩展单元能够被选择性地启用或禁用。

2.根据权利要求1所述的处理器，其中，所述多个核心中的每个核心包括被配置为实现支持所述第一组指令的所述ISA的所述第一电路块。

3.根据权利要求1或2所述的处理器，其中，所述多个核心中的每个核心能够在每核心基础上被选择性地配置。

4.根据前述权利要求中任一项所述的处理器，其中，所述多个核心包括功率频率控制逻辑，所述功率频率控制逻辑使得所述核心的频率能够在每核心基础上被动态地调整。

5.根据前述权利要求中任一项所述的处理器，其中，所述第二组指令中的所述一个或多个指令包括至少一个高级矩阵扩展(AMX)指令。

6.根据前述权利要求中任一项所述的处理器，其中，所述多个核心中的第一组核心具有不带有ISA扩展单元的配置，并且所述多个核心中的第二组核心包括带有能够被选择性地启用或禁用的ISA扩展单元的核心。

7.根据前述权利要求中任一项所述的处理器，其中，所述第一组指令包括至少一个流送SIMD扩展(SSE)指令和一个或多个高级矢量扩展(AVX)指令。

8.根据前述权利要求中任一项所述的处理器，其中，所述第二组指令中的所述一个或多个指令包括至少一个高级矢量扩展(AVX)指令。

9.根据权利要求8所述的处理器，其中，所述至少一个AVX指令包括AVX3-512 5G指令。

10.根据权利要求1-8中任一项所述的处理器，其中，所述多个核心包括被自主配置的核心。

11.根据权利要求10所述的处理器，其中，自主配置的核心被配置为：

在所述一个或多个ISA扩展单元被禁用时，使用所述第一电路块执行指令线程；

在所述指令线程中检测所述第二组指令中的指令，并且作为响应，

启用至少一个ISA扩展单元；并且

在已启用的ISA扩展单元上执行所述指令。

12.一种在包括多个核心的处理器上实现的方法，所述多个核心中的至少一部分核心是可配置核心，所述可配置核心包括支持一个或多个扩展指令的一个或多个指令集架构(ISA)扩展单元，所述方法包括：

将第一组可配置核心配置为使至少一个ISA扩展单元被启用；以及

采用所述第一组可配置核心中的可配置核心来执行一个或多个扩展指令。

13.根据权利要求12所述的方法，其中，所述一个或多个扩展指令包括AVX3-512 5G指令。

14.根据权利要求12或13所述的方法，还包括在具有已启用的ISA扩展单元的一个或多个可配置核心上执行包括编译指令的软件以执行虚拟无线电接入网(vRAN)5G层1信号处理，所述编译指令包括AVX3-512 5G指令。

15.根据权利要求12-14中任一项所述的方法，还包括：

在核心的所述一个或多个ISA扩展单元被禁用时，在所述核心上执行指令线程；

在所述指令线程中检测扩展指令，并且作为响应，

启用所述核心的至少一个ISA扩展单元；并且

在所述核心的已启用的ISA扩展单元上执行所述指令。