[发明专利]一种封装结构及其成型方法

说明书

本发明公开了一种封装结构及其成型方法，属于集成电路封装技术领域。本发明的封装结构包括基岛、管脚、芯片和电性连接部，所述基岛上表面通过锡膏或装片胶设置有片材，所述片材平面投影比基岛上部平面投影的面积大；所述管脚设置于基岛的旁侧、两侧或者四周；所述芯片通过锡膏或装片胶设置于片材上，所述芯片通过电性连接部与管脚电连接。本发明在原有框架基础上增加金属或非金属薄片，并设计金属或非金属薄片的安装位置，解决了因基岛设计尺寸较小而导致芯片装片会悬空或者基岛设计过大导致产品短路的问题，提高了产品的良率，降低生产成本。

技术领域

本发明涉及集成电路封装技术领域，更具体地说是一种封装结构及其成型方法。

背景技术

随着电子产品轻、薄、短、小及功能多样化的发展趋势，封装尺寸结构设计朝着小型化，轻量化发展，采用较小的体积满足更多的功能需求。

目前FBP封装产品由基岛、锡膏或装片胶、芯片、焊线、管脚、塑封体外壳等组成，芯片通过锡膏或装片胶安装在基岛上，然后通过焊线与管脚相连接。如果基岛尺寸设计较小，而芯片尺寸大于基岛尺寸，球焊键合时压力、超声波等键合力以及包封过程中内应力会导致芯片受力不均，造成芯片受损，锡膏或装片胶脱落；如果基岛尺寸设计过大，产品背面基岛与管脚裸露的金属面间距过小，产品焊接时，锡膏容易造成短路。

发明内容

1.发明要解决的技术问题

针对基岛尺寸设计较小，锡膏或装片胶易脱落以及基岛尺寸设计过大，锡膏或装片胶容易造成短路等问题，本发明设计了一种封装结构及其成型方法，在原有框架基础上增加金属或非金属薄片，并设计金属或非金属薄片的安装位置，解决了原有框架基岛尺寸较小所带来的芯片安装受力不均和装片胶脱落的问题，同时避免为了增大基岛而造成上板短路问题，制成工艺简单，降低生产成本，提高了产品良率。

2.技术方案

为达到上述目的，本发明提供的技术方案为：

一种封装结构的成型方法，包括如下步骤：

步骤一，半蚀刻：取金属基材，对金属基材的正面进行半蚀刻形成基岛的上部和管脚的上部；

步骤二，片材安装准备：在正面半蚀刻完成之后在基岛上表面刷一层锡膏或装片胶；

步骤三，安装片材：将片材安装在刷有锡膏或装片胶的基岛的上表面；

步骤四，安装芯片：在片材上表面先刷一层锡膏或装片胶，将芯片设置在片材上，通过电性连接部将芯片与管脚的上部连接；

步骤五，塑封：通过塑封料将芯片包裹，使得塑封料包覆基岛的上部、管脚的上部、片材、电性连接部以及芯片；

步骤六，固化后半蚀刻：对金属基材的背面进行半蚀刻形成基岛的下部和管脚的下部，使得基岛和管脚互相分离，将基岛的下部和管脚的下部露出来。

本工艺方法较为简单，片材的上表面和下表面均通过锡膏或装片胶分别与芯片和基岛进行固定，安装方式较为简单，但是实现的效果较好，并且采用了正面与背面分开蚀刻作业的方法，使产品可以被塑封料所包覆的更紧，不容易产生滑动而出现掉脚问题。

进一步的技术方案，还包括步骤七，电镀：对产品进行电镀，外露的基岛的下部、管脚的下部均镀上锡层，保护管脚。

进一步的技术方案，还包括步骤八，切割：电镀完成后对产品进行切割，使产品分离。