[发明专利]存储器设备和包括其的电子设备

说明书

一种存储器设备包括：存储器单元阵列，包括连接到一条位线并配置为分布式地存储N比特数据的M个存储器单元，其中，N是自然数，并且M是2以上且N以下的自然数，M个存储器单元包括具有不同感测裕度的第一存储器单元和第二存储器单元；以及包括页缓冲器的存储器控制器，该存储器控制器配置为将N比特数据分布式地存储在M个存储器单元中并依次读取存储在M个存储器单元中的数据以获得N比特数据，以及配置为使用N比特数据来执行操作的操作逻辑，存储器控制器配置为向第一存储器单元和第二存储器单元提供不同的读取电压。

相关申请的交叉引用

本申请要求享有2019年12月26日在韩国知识产权局提交的韩国专利申请第10-2019-0175039号的优先权，该韩国专利申请的全部公开内容出于所有目的通过引用合并于此。

技术领域

本发明构思涉及存储器设备和包括其的电子设备。

背景技术

存储器设备可以提供用于写入和擦除数据或读取记录的数据的功能。存储器设备包括多个存储器单元，一般，可写入每个存储器单元的数据的大小具有固定值。在应用于最近提出的神经形态系统、自主驱动设备等的存储器设备中，能够执行预定操作的操作逻辑可以安装在该存储器设备内部。

发明内容

本发明构思的一方面在于提供一种存储器设备，其能够通过取决于比特数将用于由包括在存储器设备内部的操作逻辑处理的神经网络计算的数据分布式地存储在两个或更多个存储器单元中而提高操作逻辑的计算速度。

根据一示例实施例，一种存储器设备包括：存储器单元阵列，包括连接到一条位线并配置为分布式地存储N比特数据的M个存储器单元，其中，N是自然数，并且M是2以上且N以下的自然数，M个存储器单元包括具有不同感测裕度的第一存储器单元和第二存储器单元；以及包括页缓冲器的存储器控制器，该存储器控制器配置为将N比特数据分布式地存储在M个存储器单元中并依次读取存储在M个存储器单元中的数据以获得N比特数据，以及配置为使用N比特数据来执行操作的操作逻辑，存储器控制器配置为向第一存储器单元和第二存储器单元提供不同的读取电压。

根据一示例实施例，一种存储器设备包括：存储器单元阵列，包括连接到多条位线和多条字线的多个存储器单元；以及存储器控制器，该存储器控制器配置为在所述多个存储器单元之中选择连续地连接到一条位线的M个存储器单元，其中M为2以上的自然数，并且该存储器控制器配置为将N比特数据划分为M组比特，并将M组比特分别存储在M个存储器单元中，其中N是大于或等于M的自然数。M个存储器单元包括第一存储器单元和第二存储器单元。存储器控制器将N比特数据的至少一个高位存储在第一存储器单元中作为第一感测裕度，并将N比特数据的至少一个低位存储在第二存储器单元中作为小于第一感测裕度的第二感测裕度。

根据一示例实施例，一种电子设备包括：第一存储器设备，具有包括多个存储器单元的存储器单元阵列、页缓冲器和操作逻辑，页缓冲器用于通过位线基于N比特数据中的比特位的数量来读取N比特数据，N比特数据分布式地存储在所述多个存储器单元之中的连接到位线的M个存储器单元中，其中M是2以上的自然数，操作逻辑配置为使用N比特数据来处理神经网络操作；以及处理器，配置为从第一存储器设备接收神经网络操作的结果数据，并使用该结果数据来执行应用。

附图说明

将由以下结合附图的详细描述更清楚地理解本发明构思的以上及其它方面、特征和优点，附图中：

图1是根据一示例实施例的存储器设备的框图；

图2是根据一示例实施例的电子设备的示意框图；

图3和图4是示出根据一示例实施例的在存储器设备的操作逻辑中执行的操作的图；

图5和图6是示出根据示例实施例的存储器设备的操作的图。

图7和图8是示意性地示出根据一示例实施例的存储器设备的结构的视图；