[发明专利]一种双向ESD保护电路

说明书

本发明揭示了一种双向ESD保护电路，接设于芯片供电端的引脚PIN与接地端的引脚GND之间，由二极管D1、PMOS管MP1~MP5、电阻R1相接构成，其中PMOS管MP1、MP2的漏极、MP4的栅极与引脚PIN相连接，MP4的源极、漏极与MP2的栅极共连相接，PMOS管MP1的源极、MP3的漏极、MP5的栅极与二极管D1的阴极相接于节点Vminus，MP5的源极、漏极与MP3的栅极共连相接，二极管D1的阳极与引脚GND相接于地，且PMOS管MP2、MP3的共源极和所有PMOS管的衬底均相接于节点Vbody，电阻R1接入PMOS管MP1的栅极与节点Vbody之间。应用该ESD保护电路设计，在正向静电或负向静电产生时，能利用正向耐高压的二极管吸收正向静电，负向二极管分压限制；通过简单设计和较小的面积占用，提高了ESD保护的可靠性，有效避免芯片内部电路受损。

技术领域

本发明涉及一种芯片防护电路，尤其一种用于正向高压、负向低压的双向ESD保护电路。

背景技术

ESD（Electro-Static discharge，静电放电）保护电路为集成电路中不可或缺的部分。其主要负责保护芯片内部的器件不受ESD的损伤，提高芯片或系统的可靠性。

随着高电压、大电流应用场景的应用普及，电源系统的地在瞬间大电流时，会出现较大的负压尖峰，使得芯片应用需要覆盖正向高压和负向低压的应用场景，因此正向高压、负向低压的双向ESD结构应运而生。以MOSFET的driver芯片为例，芯片最大工作电压20V以上，芯片在驱动MOSFET的瞬时尖峰电流可以达到7A，瞬时尖峰电流因为寄生电感的存在，在芯片地和系统地产生很大的地噪声，出现负几伏的噪声信号，由此出现适用于负5V至正20V的电压需求范围。需要正向高压、负向低压的双向ESD保护电路。

传统的双向ESD结构多为双向都是低压，或者双向都是高压的结构，不适用于上述的应用场景。

发明内容

鉴于上述现有技术存在的不足，本发明的目的旨在提出一种双向ESD保护电路，以较小面积占用提高ESD保护的可靠性。

为了达到上述目的，本发明所采用的技术解决方案为，一种双向ESD保护电路，接设于芯片供电端的引脚PIN与接地端的引脚GND之间，其特征在于：由二极管D1、PMOS管MP1~MP5相接构成，其中PMOS管MP1、MP2的漏极、MP4的栅极与引脚PIN相连接，MP4的源极、漏极与MP2的栅极共连相接，PMOS管MP1的源极、MP3的漏极、MP5的栅极与二极管D1的阴极相接于节点Vminus，MP5的源极、漏极与MP3的栅极共连相接，二极管D1的阳极与引脚GND相接于地，且PMOS管MP2、MP3的共源极、MP1的栅极和所有PMOS管的衬底均相接于节点Vbody。

进一步地，还包括接入PMOS管MP1 的栅极与节点Vbody之间的电阻R1。

进一步地，还包括电阻R2和电阻R3，电阻R2的一端与引脚PIN相连接，电阻R2的另一端与PMOS管MP5的源极相连接；电阻R3的一端接入节点Vminus，电阻R3的另一端与PMOS管MP4的源极相连接。

应用本发明的保护电路设计，具备突出的实质性特点和显著的进步性：在正向静电或负向静电产生时，该电路能对应切换各PMOS管的共联衬底节点面向不同引脚方向的导通性，利用正向耐高压的二极管吸收正向静电，并利用负向二极管分压限制；通过简单设计和较小的面积占用，提高了ESD保护的可靠性，有效避免芯片内部电路受损。

附图说明

图1是本发明用于正向高压、负向低压的双向ESD保护电路的优选实施结构示意图。

具体实施方式

以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。