[发明专利]可缩放且可互操作的无PHY的管芯到管芯IO解决方案在审
申请号: | 202011547065.X | 申请日: | 2020-12-24 |
公开(公告)号: | CN113838846A | 公开(公告)日: | 2021-12-24 |
发明(设计)人: | 钱治国;G·帕斯达斯特;J·曾;P·王;A·斯迪基;L·塞珊 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;H01L23/31;H01L23/488 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐予红;李啸 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 缩放 操作 phy 管芯 io 解决方案 | ||
1.一种电子封装,所述电子封装包括:
封装衬底;
所述封装衬底上方的第一管芯,其中所述第一管芯包括第一IO凸块图,其中所述第一IO凸块图的凸块具有第一间距;
所述封装衬底上方的第二管芯,其中所述第二管芯包括第二IO凸块图,其中所述第二IO凸块图的凸块具有不同于所述第一间距的第二间距;以及
所述第一IO凸块图和所述第二IO凸块图之间的互连。
2.根据权利要求1所述的电子封装,其中所述第一凸块图具有沿着所述第一管芯的边缘的第一宽度,并且其中所述第二凸块图具有沿着所述第二管芯的边缘的第二宽度,其中所述第一宽度匹配所述第二宽度。
3.根据权利要求1或2所述的电子封装,其中所述第一凸块图具有进入所述第一管芯中的第一深度,并且其中所述第二凸块图具有进入所述第二管芯中的第二深度,其中所述第一深度不同于所述第二深度。
4.根据权利要求1或2所述的电子封装,其中所述互连在所述封装衬底内。
5.根据权利要求1或2所述的电子封装,进一步包括:
桥,其中所述互连在所述桥上。
6.根据权利要求1或2所述的电子封装,其中所述第一间距是大约55μm或者更大,并且其中所述第二间距是大约55μm或者更小。
7.根据权利要求1或2所述的电子封装,其中所述第二间距是大约45μm、大约36μm或大约25μm。
8.根据权利要求1或2所述的电子封装,其中所述第一凸块图具有第一数量的信号凸块,并且其中所述第二凸块图具有第二数量的信号凸块,其中信号凸块的所述第一数量等于信号凸块的所述第二数量。
9.根据权利要求8所述的电子封装,其中信号凸块的所述第一数量是六十。
10.根据权利要求1或2所述的电子封装,
其中所述第一凸块图包括:
第一发射器区域;以及
第一接收器区域,其中所述第一发射器区域沿着所述第一管芯的边缘;以及
其中所述第二凸块图包括:
第二发射器区域;以及
第二接收器区域,其中所述第二发射器区域沿着所述第二管芯的边缘。
11.一种电子封装,所述电子封装包括:
封装衬底,所述封装衬底具有嵌入在所述封装衬底中的多个金属层,其中第一金属层、第三金属层和第五金属层是电源层和/或接地层,并且其中第二金属层和第四金属层是信号传输层;
所述封装衬底上方的第一管芯,其中所述第一管芯包括:
具有第一发射器区域和第一接收器区域的第一凸块图;
所述封装衬底上方的第二管芯,其中所述第二管芯包括:
具有第二发射器区域和第二接收器区域的第二凸块图;以及
其中所述第一发射器区域通过所述第二金属层中的通道被电耦合到所述第二接收器区域,并且其中所述第二发射器区域通过所述第四金属层中的通道被电耦合到所述第一接收器区域。
12.根据权利要求11所述的电子封装,其中一组电源焊盘和一组接地焊盘从所述第二金属层被减少了数量。
13.根据权利要求12所述的电子封装,其中被减少了数量的一组电源焊盘和被减少了数量的接地焊盘包括所述第二发射器区域下方所有的所述电源焊盘和所有的所述接地焊盘。
14.根据权利要求12所述的电子封装,其中所述电源焊盘中没有一个并且所述接地焊盘中没有一个从所述第四金属层被减少了数量。
15.根据权利要求11、12、13或14所述的电子封装,其中所述第一凸块图的边缘偏离所述第二凸块图的边缘。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011547065.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:自走式路面切割机构造
- 下一篇:油脂添加剂、煎炸油组合物及煎炸食品
- 同类专利
- 专利分类