[发明专利]一种可重构处理单元阵列

权利要求书

1.一种可重构处理单元阵列，其特征在于，包括：

数据抽取端口，与反馈运算阵列连接，用于向所述反馈运算阵列输入数据；

反馈运算阵列，包括第一拼接移位单元、第二拼接移位单元、寄存器、算术运算单元和可重构S盒；

所述第一拼接移位单元与所述数据抽取端口连接，用于将相邻两个所述数据抽取端口的数据进行拼接；

所述算术运算单元用于根据所述第一拼接移位单元的输出数据以及所述寄存器的输出数据按照配置信息选择路由网络进行算术运算，并输出密钥流；

其中所述寄存器的输入端与所述可重构S盒的输出端连接，所述可重构S盒的输入端与所述第二拼接移位单元的输出端连接，所述第二拼接移位单元的输入端与所述算数运算单元的输出端连接。

2.根据权利要求1所述的可重构处理单元阵列，其特征在于，所述可重构处理单元阵列包括32位反馈运算阵列。

3.根据权利要求2所述的可重构处理单元阵列，其特征在于，

所述可重构处理单元阵列包括8个数据抽取端口，所述32位反馈运算阵列被划分为8行，每行均对应一个所述数据抽取端口，

其中奇数行包括1个所述第一拼接移位单元和4个所述算术运算单元，所述第一拼接移位单元的输入端连接相邻2个所述数据抽取端口，所述第一拼接移位单元的输出端按照配置信息连接同一行和/或相邻偶数行的算术运算单元，同一行的多个所述算术运算单元之间按照配置信息选择路由网络级联后进行算术运算；

偶数行包括1个所述寄存器、4个所述算术运算单元、1个所述第二拼接移位单元和1个所述可重构S盒， 所述寄存器的输出端按照配置信息连接同一行和相邻奇数行的所述算术运算单元，偶数行的所述算术运算单元的输出端连接同一行和相邻偶数行的所述第二拼接移位单元的输入端，所述第二拼接移位单元的输出端连接同一行的所述可重构S盒，同一行的多个所述算术运算单元之间按照配置信息选择路由网络级联后进行算术运算；

所述寄存器的输入端连接所述可重构S盒的输出端。

4.根据权利要求3所述的可重构处理单元阵列，其特征在于，所述可重构S盒通过数据选择器与所述寄存器的输入端连接。

5.根据权利要求3所述的可重构处理单元阵列，其特征在于，每个所述第一拼接移位单元、每个所述第二拼接移位单元和每个所述算术运算单元均包括32位逻辑电路，每个所述可重构S盒均包括8进32出的查找表，每个所述寄存器均包括32位寄存器。

6.根据权利要求1所述的可重构处理单元阵列，其特征在于，所述第一拼接移位单元和所述第二拼接移位单元均包括：

两个循环移位模块、两个拼接模块和第一选择输出模块，每个所述循环移位模块均获取一个输入数据，每个所述拼接模块的输入端均分别连接两个所述循环移位模块的输出端，每个所述拼接模块的输出端均连接所述第一选择输出模块的输入端，所述第一选择输出模块的输出端作为整个拼接移位单元的输出端。

7.根据权利要求1所述的可重构处理单元阵列，其特征在于，所述算术运算单元包括：第二选择输出模块和多个算术运算模块，多个算术运算模块的输入端获取输入数据后进行算术运算，多个算术运算模块的输出端连接所述第二选择输出模块的输入端，所述第二选择输出模块的输出端作为每个所述算术运算单元的输出端。

8.根据权利要求7所述的可重构处理单元阵列，其特征在于，多个算术运算模块包括：非运算模块、与运算模块、或运算模块、异或运算模块和同或运算模块。