[发明专利]驱动输出电路、芯片及驱动输出方法

权利要求书

1.一种驱动输出电路，其特征在于，所述驱动输出电路用于对输入信号进行驱动并生成输出信号；所述驱动输出电路包括：

计时模块，用于对所述输入信号的电平持续时间进行计时，输出与计时结果对应的计时信号；

自举模块，用于根据所述输入信号生成第一导通电压；

电荷泵模块，与所述计时模块连接，用于根据所述计时信号生成第二导通电压；

驱动模块，分别与所述自举模块和所述电荷泵模块连接；

其中，所述驱动模块包括驱动上管以及与所述驱动上管连接的驱动下管，且所述驱动上管与所述驱动下管的连接点为信号输出端；所述第一导通电压和所述第二导通电压均用于使所述驱动上管和/或所述驱动下管导通，以使得所述信号输出端输出所述输出信号。

2.根据权利要求1所述的驱动输出电路，其特征在于：

所述驱动上管包括第一驱动上管和第二驱动上管，且所述第一驱动上管和第二驱动上管的连接点为所述信号输出端；

所述第一驱动上管与所述自举模块连接，用于接收所述自举模块提供的第一导通电压并导通，以使所述信号输出端输出高电平信号；

所述第二驱动上管与所述电荷泵模块连接，用于接收所述电荷泵模块提供的第二导通电压并导通，以使所述信号输出端输出高电平信号。

3.根据权利要求2所述的驱动输出电路，其特征在于：

所述驱动模块还包括第一预驱动单元，所述第一预驱动单元与所述第一驱动上管连接，用于对所述第一导通电压进行驱动并传输至所述第一驱动上管。

4.根据权利要求3所述的驱动输出电路，其特征在于：

所述第一预驱动单元包括第一PMOS管和第一NMOS管；

所述第一PMOS管的栅极和所述第一NMOS管的栅极连接，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接；

所述第一PMOS管用于在导通时将所述第一导通电压传输至所述第一驱动上管；

所述第一NMOS管用于在导通时将所述第一驱动上管截止。

5.根据权利要求2所述的驱动输出电路，其特征在于：

所述驱动模块还包括第二预驱动单元，所述第二预驱动单元与所述第二驱动上管连接，用于对所述第二导通电压进行驱动并传输至所述第二驱动上管。

6.根据权利要求5所述的驱动输出电路，其特征在于：所述计时信号包括第一信号和第二信号；

所述第二预驱动单元包括第二PMOS管和第二NMOS管；

所述第二PMOS管的栅极和所述第二NMOS管的栅极连接，所述第二PMOS管的漏极和所述第二NMOS管的漏极连接；

所述第二PMOS管用于根据所述第二信号导通，并在导通时将所述第二导通电压传输至所述第二驱动上管；

所述第二NMOS管用于根据所述第一信号导通，并在导通时将所述第二驱动上管截止。

7.根据权利要求1所述的驱动输出电路，其特征在于：

所述自举模块包括控制MOS管和自举电容；

所述控制MOS管与所述自举电容连接，且所述控制MOS管与所述自举电容连接点作为自举电压输出端；

所述控制MOS管用于在导通时向所述自举电容充电，在其截止时通过所述自举电容使所述自举电压输出端的电压进行自举抬升。

8.根据权利要求7所述的驱动输出电路，其特征在于：

所述自举模块还包括缓冲器；所述缓冲器与所述自举电容连接，用于驱动所述自举模块进行电压抬升。

9.根据权利要求7所述的驱动输出电路，其特征在于：

所述自举模块还包括第一逻辑门单元；所述第一逻辑门单元的第一输入端用于接收所述输入信号，所述第一逻辑门单元的第二输入端用于接收所述计时信号的转换信号，以使所述第一逻辑门单元的输出端根据所述输入信号和所述转换信号，输出所述控制MOS管的栅极电压。