[发明专利]一种用于SoC芯片的跟踪调试信息处理电路及方法

说明书

本发明提供了一种用于SoC芯片的跟踪调试信息处理电路及方法，包括以下步骤：S1：跟踪调试信息产生单元将高速跟踪调试数据流发送给跟踪调试信息处理电路；S2：通过控制总线接口将控制信息输入跟踪调试信息处理电路中；S3：跟踪调试信息处理电路将并行的高速跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；S4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的高速跟踪调试数据流发送至PLB6总线传输矩阵上；S5：通过PLB6总线协议将高速跟踪调试数据流发送至与PLB6总线相连的其他从设备中。本发明所述的一种用于SoC芯片的跟踪调试信息处理电路及方法解决了现有高速跟踪调试信息的处理方法信息处理不及时的问题。

技术领域

本发明属于SoC芯片领域，尤其是涉及一种用于SoC芯片的跟踪调试信息处理电路及方法。

背景技术

在一些需要进行实时调试的SoC芯片中，往往需要实时输出核心模块(例如CPU，硬件加速引擎等)的跟踪调试信息，用以对芯片的工作过程进行详细地还原和分析。其作用类似于飞机中的黑匣子或汽车中的行车记录仪。由于这些信息数据在核心模块开始上电复位工作后，就会不间断地实时输出，如何及时处理这些大量的跟踪调试信息，是必须要解决的问题。

常用的处理方法大致分为两种：片内暂存和实时输出。所谓片内暂存，就是将跟踪调试信息(以原码或压缩编码的形式)暂存在芯片中特定的存储模块内，如片内SRAM，Flash等。等芯片停止正常工作，进入调试模式后，再通过上位机读取芯片内暂存的跟踪调试信息，用以还原并分析刚才芯片工作的具体过程。当需要存储的跟踪调试信息超过片内存储模块容量时，业界通常的做法是直接循环覆盖最早暂存的跟踪调试信息。由于片内存储模块的容量往往非常有限，导致片内暂存这种处理方法，只适合于很短时间或很少信息量的调试场景。

所谓实时输出，就是将跟踪调试信息(以原码或压缩编码的形式)通过芯片的特定接口，直接实时地输出到与芯片相连接的上位机或外部存储器上。由于上位机或外部存储器上的存储容量可以很大，实时输出这种处理方法，对长时间大数据量的调试场景依然有效。

SoC内最常用的输出跟踪调试信息的模块就是CPU。业界主流的CPU厂商，针对自家的不同处理器，大多开发了自己的并行跟踪调试接口。有的厂商则更进一步，将自家处理器家族的并行跟踪调试接口进行了统一和标准化，如NXP的Nexus等。上位机调试开发软件厂商也按照这些并行标准接口，配套开发了面向不同主流处理器或处理器家族的软硬件调试套件，使CPU软件开发人员能够方便地对CPU进行实时跟踪调试。

但是由于芯片管脚的数量和板级并行传输速度的限制，当CPU或其他实时输出跟踪调试信息的核心模块，工作在较高主频时，其单位时间内产生的跟踪调试信息，超过了芯片并行调试接口的峰值带宽，这种实时输出的处理方法也失效了。针对这种情况，在实际中往往被迫通过芯片降速来勉强实现实时跟踪调试。

发明内容

有鉴于此，本发明提出一种用于SoC芯片的跟踪调试信息处理电路及方法以解决现有高速跟踪调试信息的处理由于工作在较高主频时，单位时间内产生的跟踪调试信息超过芯片并行调试接口的峰值带宽，导致信息处理不及时的问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种用于SoC芯片的跟踪调试信息处理方法，包括以下步骤：

S1：跟踪调试信息产生单元将高速跟踪调试数据流发送给跟踪调试信息处理电路；

S2：通过控制总线接口将传输过程的配置控制信息和和从设备目标选择控制信息输入跟踪调试信息处理电路中；

S3：跟踪调试信息处理电路将并行的高速跟踪调试数据流转换为标准的PLB6片内总线主设备接口协议；

S4：将跟踪调试信息处理电路连接至主设备芯片内的PLB6总线上，将转换后的高速跟踪调试数据流发送至PLB6总线传输矩阵上；