[发明专利]一种无频率损耗的集成电路抗单粒子翻转加固方法

说明书

本发明公开一种无频率损耗的集成电路抗单粒子翻转加固方法，步骤包括：S1.获取目标集成电路中所有的触发器；S2.遍历获取的所有触发器进行判断，每次判断时对当前触发器所在的数据通路进行静态时序分析，计算出数据通路的时序余量，并计算将当前触发器替换为所需的加固触发器后建立时间参数的增量值以及CLK‑Q延时的增量值，根据当前触发器对应的时序余量与增量值之间的差值判断当前触发器是否为所需筛选出的目的触发器；S3.将步骤S2筛选出的所有目的触发器替换为加固触发器，得到加固后的集成电路。本发明能够抗单粒子翻转，同时能够保持集成电路工作频率不变，实现无频率损耗。

技术领域

本发明涉及大规模集成电路设计技术领域，尤其涉及一种无频率损耗的集成电路抗单粒子翻转加固方法。

背景技术

在宇宙空间中，存在大量高能粒子，集成电路受到这些高能粒子轰击后，会产生单粒子瞬态脉冲。单粒子瞬态脉冲将影响集成电路的正常工作，例如，当单粒子瞬态脉冲产生于触发器单元的交叉互锁反相器电路节点时，会改变其中一个节点的数据值，引起另一个节点的数据值发生改变，最终改变时序单元所存储的数据值，使得所存储的数据发生错误，引发单粒子翻转效应。单粒子翻转效应改变了集成电路时序单元中所存储的数据值，会导致集成电路执行错误的指令或读取错误的数据，从而影响集成电路的正常工作。

为了缓解单粒子翻转效应对集成电路正常工作的影响，需要在集成电路设计过程中采用加固方法以防止单粒子翻转。针对集成电路的加固，现有技术中主要采用以下两类方法：

一类加固方法是采用冗余的加固结构，例如交叉互锁触发器单元结构、双模冗余触发器结构、三模冗余触发器结构等。但是上述加固方法由于引入了部分冗余逻辑，会降低触发器单元的工作频率，增大触发器单元的单元面积；

另一类则是针对静态存储器时序电路，由于其具有较大的敏感面积以及很小的节点电容，使得它对单粒子翻转效应最为敏感。该加固方法采用位交叉以及纠错检错编码技术，提高静态存储器电路抗单粒子翻转效应的能力。同样地，由于纠错检错等电路的加入，该加固方法会降低静态存储器时序电路的工作频率，增大该电路的电路面积。

对于大规模集成电路，其最高工作频率决定于电路中的关键数据路径。在集成电路设计阶段，关键数据路径上通常刚好能够满足电路的时序要求，并不会剩余较多的时序余量。此时如果仍采用上述传统的抗单粒子翻转加固方法，由于触发器工作频率的降低，会引发关键数据路径时序违反，从而降低整个集成电路的工作频率，这对于频率敏感性集成电路来说是不可接受的。因此，亟需提供一种集成电路抗单粒子翻转加固方法，以使得能够抗单粒子翻转，同时能够保持集成电路工作频率不变，实现无频率损耗。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现方法简单、能够抗单粒子翻转，同时能够保持集成电路工作频率不变，实现无频率损耗的集成电路抗单粒子翻转加固方法。

为解决上述技术问题，本发明提出的技术方案为：

一种无频率损耗的集成电路抗单粒子翻转加固方法，步骤包括：

S1.触发器获取：获取目标集成电路中所有的触发器；

S2.触发器筛选：遍历获取的所有触发器进行判断，每次判断时对当前触发器所在的数据通路进行静态时序分析，计算出所述数据通路的时序余量，并计算将当前触发器替换为所需的加固触发器后建立时间参数以及CLK-Q延时参数的增量值，所述CLK-Q延时参数为触发器的时钟端CLK到输出端Q的延时，根据当前触发器对应的时序余量与所述增量值之间的差值判断当前触发器是否为所需筛选出的目的触发器；

S3.触发器加固：将步骤S2筛选出的所有目的触发器替换为所述加固触发器，得到加固后的集成电路。