[发明专利]上电复位电路

说明书

本发明公开了一种上电复位电路，包括主POR单元、POR模块、电平转换模块；主POR单元的电源端与主电压源电连接；POR模块包括至少一个副POR单元，副POR单元的电源端与一个副电压源电连接；电平转换模块的输入端与副POR单元的输出端电连接，电平转换模块用于将其输入端的信号转换至主电压源对应的电压域的信号并在其输出端上输出；当副POR单元的输出信号为第一状态时，电平转换模块的输出端用于使能主POR单元；当副POR单元的输出信号为第二状态时，电平转换模块的输出端用于禁止主POR单元。本发明不受多个电压域的电压源的上电时间、上电顺序的影响，能够提供准确、稳定的上电复位/释放信号。

技术领域

本发明属于上电复位电路技术领域，尤其涉及一种上电复位电路。

背景技术

在模数混合芯片和SoC(片上系统)芯片中，上电复位电路POR(Power-On-Reset，上电复位)用于产生重要的初始化信号。芯片在上电启动的过程中，内部各个寄存器的初始状态均处于不确定状态。尤其是针对用于读写的寄存器，如果不作复位初始化而直接操作，就会读取得到错误的数据，因此需要对所有内部寄存器施加复位(Reset)信号、使其进入预设定的初始状态。考虑到电源网络在电路内部传播和建立的路径不同，会产生不确定的寄存器输出电压值，所以Reset信号通常在电源电压稳定后才做释放，并且POR电路将电源电压作为被监测的对象。

现有的上电复位电路如图1所示，由晶体管M1～M5、电阻R1和R2、电容C以及2个反相器INV1、INV2构成，待监测电压为VDD，也作为上电复位电路的电源电压。在图1所示电路中，电阻R1和电容C构成延迟电路，滤除待监测电压VDD上的毛刺；晶体管M1、M2、M3、M4以及电阻R2构成电平检测电路；2个反相器INV1、INV2对POR输出波形起到整形作用。上电复位电路的工作过程如下：在上电启动过程中，电源电压VDD从0V上升至目标工作电压，由于电阻R1和电容C的存在，节点node1电压跟随VDD电压缓慢上升。当节点电压V(node1)大于NMOS晶体管M1阈值V_th,M1时，M1开启，有电流流过电阻R2，节点node2电压随之上升。直至节点电压V(node2)V_thn,M2+V_dsn,M3后，节点node3电压开始下降，直到电压低过反相器INV1的阈值并使其逻辑电平翻转。这样在节点node3会产生正电压脉冲，该脉冲经过两个反相器整形后，得到VDD电压域的正电压脉冲波形por，具体参见图2。输出信号por用于控制目标电路的复位或释放。当输出信号por为高电平时，目标电路处于复位状态；在输出信号por的下降沿，目标电路被释放，之后，在输出信号por为低电平期间(即t1期间)，目标电路进入工作状态。此外，NMOS晶体管M5起到迟滞作用，最终判定检测电压VDD达到稳定的电压阈值由PMOS晶体管M4、以及NMOS晶体管M2和M3的电阻分压决定。

随着集成电路的发展、芯片复杂度和集成度的不断提高，模数混合芯片和SoC芯片通常具有多个电源电压域(N≥2)。参照图3，在以ADC(Analog-to-Digital Converter，模数转换器)芯片为例的应用场景中，芯片除了外部模拟电源Vcc和数字接口电源Vdrive供电外(其中，数字接口电源Vdrive为数字接口I/O供电)，还在内部集成两个线性稳压器LDO(即图示ALDO和DLDO)，产生低电压域的数字电源电压dvdd和模拟电源电压avdd，来分别为数字电路和模拟电路供电。在实际应用中，POR电路在功能上需要满足：直到芯片电源Vcc、数字接口电源Vdrive、数字电源dvdd和模拟电源avdd四个电压均达到稳定后，再释放芯片的全局复位信号、来初始化所有寄存器。如果采用图1所示的现有POR电路，一方面，仅监测一个电源域电压，则需要预知哪个电源电压域为最后稳定的电源电压值，这就限制了芯片的多个电压域的上电顺序。并且在复杂的SoC设计中，不同的上电时间将会产生不同的电源电压域的上电顺序，单一的现有POR电路难以应对错综复杂的上电情况。另一方面，如果在每个电源电压域上分别放置一个POR电路，多个POR信号不同步，会导致上电复位不稳定，影响SoC的正常工作。

发明内容