[发明专利]一种半导体器件互连的方法在审
| 申请号： | 202011558182.6 | 申请日： | 2020-12-25 |
| 公开（公告）号： | CN114678331A | 公开（公告）日： | 2022-06-28 |
| 发明（设计）人： | 金志勋;高建峰;白国斌;刘卫兵 | 申请（专利权）人： | 中国科学院微电子研究所;真芯（北京）半导体有限责任公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 互连 方法 | ||
1.一种半导体器件互连的方法，其特征在于，包括：
提供衬底，所述衬底上形成有存储单元、外围电路以及所述存储单元和所述外围电路之间的隔离介质区，所述存储单元上形成有多个接触塞，所述隔离介质区上形成有所述多个接触塞的残留物；
在所述衬底上形成SiGeO复合氧化物牺牲层；
光刻所述SiGeO复合氧化物牺牲层，形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区；
通过所述刻蚀窗口去除所述残留物；
去除所述SiGeO复合氧化物牺牲层；
在所述衬底上形成金属布线，实现所述存储单元和所述外围电路的互连。
2.如权利要求1所述的方法，其特征在于，在所述衬底上形成SiGeO复合氧化物牺牲层，包括：
采用等离子体增强原子层沉积法在所述衬底上沉积所述SiGeO复合氧化物牺牲层。
3.如权利要求1所述的方法，其特征在于，所述光刻所述SiGeO复合氧化物牺牲层，形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区，包括：
在所述SiGeO复合氧化物牺牲层上形成光刻胶，并形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区。
4.如权利要求1所述的方法，其特征在于，所述通过所述刻蚀窗口去除所述残留物，包括：
通过所述刻蚀窗口采用干法刻蚀法去除所述残留物。
5.如权利要求1所述的方法，其特征在于，所述去除所述SiGeO复合氧化物牺牲层，包括：
采用湿法刻蚀法去除所述SiGeO复合氧化物牺牲层。
6.如权利要求1所述的方法，其特征在于，所述SiGeO复合氧化物牺牲层，包括：
SiO2层和GeO层，且所述SiO2层的厚度与所述GeO层的厚度比满足1：1～1：5。
7.如权利要求6所述的方法，其特征在于，所述SiO2层的厚度与所述GeO层的厚度比为1：1、1：3或者1：5。
8.如权利要求1所述的方法，其特征在于，所述半导体器件为动态随机存储器。
9.如权利要求1所述的方法，其特征在于，所述接触塞的残留物具体为：掺杂的多晶硅、或者SiGe。
10.如权利要求1所述的方法，其特征在于，所述在所述衬底上形成金属布线之前，还包括：
在所述衬底上形成隔离层；
对所述隔离层刻蚀，以露出所述多个接触塞。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯（北京）半导体有限责任公司，未经中国科学院微电子研究所;真芯（北京）半导体有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011558182.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
