[发明专利]一种半导体器件互连的方法

说明书

本发明涉及半导体技术领域，尤其涉及一种半导体器件互连的方法，包括：提供一衬底，衬底上形成有存储单元、外围电路以及存储单元和外围电路之间的隔离介质区，存储单元上形成有多个接触塞，隔离介质区上形成有多个接触塞的残留物；在衬底上形成SiGeO复合氧化物牺牲层；光刻该SiGeO复合氧化物牺牲层，形成刻蚀窗口，刻蚀窗口对应隔离介质区，通过该刻蚀窗口去除残留物；去除剩余的SiGeO复合氧化物牺牲层；在衬底上形成金属布线，实现存储单元和外围电路的互连，进而采用该SiGeO复合氧化物牺牲层作为掩模层，在去除该掩膜层时，由于刻蚀速率比较快，不会影响到该掩膜层下方的结构，不会造成过刻蚀，保证半导体器件的稳定性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件互连的方法。

背景技术

在将存储单元与外围电路之间形成互连结构中，原有的半导体器件中形成有接触塞，在存储单元和外围电路之间会有该接触塞的残留物，需将该残留物去除，在现有的技术中具体是采用SiO₂的硬掩模，然后采用光刻胶和干法刻蚀工艺来去除该接触塞的残留物，采用这样方法在去除该SiO₂的硬掩模时，除了去除该SiO₂的硬掩模，还去除其下方的结构，造成过刻蚀，从而导致可靠性问题。

因此，如何避免这种过刻蚀现象是目前亟待解决的技术问题。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种半导体器件互连的方法。

第一方面，本发明实施例提供了一种半导体器件互连的方法，包括：

提供一衬底，所述衬底上形成有存储单元、外围电路以及所述存储单元和所述外围电路之间的隔离介质区，所述存储单元上形成有多个接触塞，所述隔离介质区上形成有所述多个接触塞的残留物；

在所述衬底上形成SiGeO复合氧化物牺牲层；

光刻所述SiGeO复合氧化物牺牲层，形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区；

通过所述刻蚀窗口去除所述残留物；

去除剩余的所述SiGeO复合氧化物牺牲层；

在所述衬底上形成金属布线，实现所述存储单元和所述外围电路的互连。

进一步地，在所述衬底上形成SiGeO复合氧化物牺牲层，包括：

采用等离子体增强原子层沉积法在所述衬底上沉积所述SiGeO复合氧化物牺牲层。

进一步地，所述光刻所述SiGeO复合氧化物牺牲层，形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区，包括：

在所述SiGeO复合氧化物牺牲层上形成光刻胶，并形成刻蚀窗口，所述刻蚀窗口对应所述隔离介质区。

进一步地，所述通过所述刻蚀窗口去除所述残留物，包括：

通过刻蚀窗口采用干法刻蚀法去除所述残留物。

进一步地，所述去除剩余的所述SiGeO复合氧化物牺牲层，包括：

采用湿法刻蚀法去除剩余的所述SiGeO复合氧化物牺牲层。

进一步地，所述SiGeO复合氧化物牺牲层，包括：

SiO₂层和GeO层，且所述SiO₂层的厚度与所述GeO层的厚度比满足1：1～1：5。

进一步地，所述SiO₂层的厚度与所述GeO层的厚度比为1：1、1：3或者1：5。

进一步地，所述半导体器件为动态随机存储器。