[发明专利]半导体器件

说明书

一种半导体器件包括：第一基板，包括单元区域和围绕单元区域的延伸区域；在第一基板上的公共源极板；在公共源极板上的支撑件；第一堆叠结构，在支撑件上并包括交替地堆叠的第一绝缘膜和第一栅电极；沟道孔，在单元区域上穿透第一堆叠结构、支撑件和公共源极板；以及电极隔离沟槽，在单元区域上在第一方向上与沟道孔间隔开，在第二方向上延伸，并穿透第一堆叠结构、支撑件和公共源极板，其中在与电极隔离沟槽相邻的第一区域中的支撑件的第一厚度大于形成在电极隔离沟槽与沟道孔之间的第二区域中的支撑件的第二厚度。

技术领域

本公开涉及半导体器件。

背景技术

为了满足消费者所要求的优异性能和低价格，需要提高半导体器件的集成度。在半导体器件的情况下，由于集成度是确定产品价格的重要因素，所以提高集成度尤其重要。在二维或平面半导体器件的情况下，由于集成度主要由单位存储单元占据的面积确定，所以集成度受精细图案形成技术的水平很大地影响。

然而，由于需要过于昂贵的装置用于图案的小型化，所以二维半导体器件的集成度不断提高，但是仍然受到限制。因此，已经提出包括三维设置的存储单元的三维半导体存储器件。

发明内容

本公开的各方面提供一种半导体器件，该半导体器件通过将其中形成电极隔离沟槽的区域的支撑件的厚度形成为比其中形成沟道孔的区域的支撑件的厚度厚，降低在形成电极隔离沟槽时可能发生的风险，而不增大半导体器件的整体厚度。

根据本公开的一示范性实施方式，提供一种半导体器件，该半导体器件包括：第一基板，包括单元区域和围绕单元区域的延伸区域；公共源极板，设置在第一基板上；支撑件，设置在公共源极板上；第一堆叠结构，设置在支撑件上并包括交替地堆叠的第一绝缘膜和第一栅电极；沟道孔，在第一基板的单元区域上穿透第一堆叠结构、支撑件和公共源极板；以及电极隔离沟槽，在第一基板的单元区域上在第一方向上与沟道孔间隔开，在垂直于第一方向的第二方向上纵向地延伸，并穿透第一堆叠结构、支撑件和公共源极板，其中在第一方向上与电极隔离沟槽相邻的第一区域中的支撑件在第一方向上的第一厚度大于形成在电极隔离沟槽和沟道孔之间的第二区域中的支撑件的第二厚度。

根据本公开的一示范性实施方式，提供一种半导体器件，该半导体器件包括：基板，具有形成在其上表面处的第一沟槽；公共源极板，设置在基板上并具有形成在其上表面处的第二沟槽；支撑件，设置在公共源极板上；堆叠结构，设置在支撑件上并包括交替地堆叠的绝缘膜和栅电极；第一沟道孔和第二沟道孔，每个穿透堆叠结构、支撑件和公共源极板，并在第一方向上彼此间隔开；以及电极隔离沟槽，在第一沟道孔和第二沟道孔之间在垂直于第一方向的第二方向上纵向地延伸，并在垂直于第一方向和第二方向的第三方向上与第一沟槽和第二沟槽中的每个重叠，其中公共源极板的至少一部分设置在第一沟槽中，以及其中支撑件的至少一部分设置在第二沟槽中。

根据本公开的一示范性实施方式，提供一种半导体器件，该半导体器件包括：基板，具有形成在其上表面处的第一沟槽；公共源极板，设置在基板上并具有形成在其上表面处的第二沟槽；支撑件，设置在公共源极板上；堆叠结构，设置在支撑件上并包括交替地堆叠的绝缘膜和栅电极；第一沟道孔和第二沟道孔，每个穿透堆叠结构、支撑件和公共源极板，并在第一方向上彼此间隔开；沟道绝缘膜，沿着第一沟道孔和第二沟道孔的每个的侧壁和底表面设置；沟道膜，在第一沟道孔和第二沟道孔的每个内部设置在沟道绝缘膜上并与公共源极板接触；以及电极隔离沟槽，在第一沟道孔和第二沟道孔之间在与第一方向垂直的第二方向上纵向地延伸，并穿透堆叠结构、支撑件和公共源极板，其中第一沟槽、第二沟槽和电极隔离沟槽在垂直于第一方向和第二方向的第三方向上重叠，以及其中在第一方向上与电极隔离沟槽相邻的第一区域中的支撑件的第一厚度大于形成在电极隔离沟槽和第一沟道孔之间的第二区域中的支撑件的第二厚度。

然而，本公开的各方面不限于这里阐述的方面。通过参照下面给出的本公开的详细描述，本公开的以上和其它的方面将对于本公开所属的领域内的普通技术人员变得更加明显。

附图说明