[发明专利]半导体器件及其制备方法

说明书

本发明提供了一种半导体器件，包括：衬底，设置于衬底上方且由绝缘层和栅极层交替层叠而成的堆叠结构，垂直贯穿堆叠结构、且分别沿第一方向以及第二方向延伸的第一栅线狭缝结构以及第二栅线狭缝结构，其中，第一栅线狭缝结构包括多个间断的子栅线狭缝结构，第二栅线狭缝结构设置于子栅线狭缝结构的间断处，且在衬底平面内，第一方向与第二方向具有夹角，本发明提供的半导体器件，通过将堆叠结构中的第二栅线狭缝结构设置于第一栅线狭缝结构的子栅线狭缝结构的间断处，避免了堆叠结构被第一栅线狭缝结构以及第二栅线狭缝结构完全隔开，从而有效地防止了半导体器件发生坍塌的问题出现，提高了半导体器件的器件性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。

背景技术

随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3D NAND是业界所研发的一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。

平面结构的NAND闪存已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

在三维存储器的制备中，会通过在衬底上形成堆叠结构，并利用竖直栅线狭缝与水平栅线狭缝在衬底平面方向上将堆叠结构的虚拟区域划分成多个区块，但是，由于竖直栅线狭缝与水平栅线狭缝将堆叠结构的虚拟区域完全隔开，随着三维存储器层数的增加，会导致三维存储器发生坍塌，从而影响三维存储器的器件性能。

发明内容

本发明提供了一种半导体器件及其制备方法，有效地解决了由于半导体器件中的竖直栅线狭缝与水平栅线狭缝将其堆叠层中不起电性作用、而起支撑作用的区域完全隔开，导致半导体器件发生坍塌，从而影响半导体器件的器件性能的问题。

为了解决上述问题，本发明提供了一种半导体器件，所述半导体器件包括：

衬底；

堆叠结构，设置于所述衬底上方，且包括交替层叠的绝缘层和栅极层；

第一栅线狭缝结构，垂直贯穿所述堆叠结构，且沿第一方向延伸；

第二栅线狭缝结构，垂直贯穿所述堆叠结构，且沿第二方向延伸；

其中，所述第一栅线狭缝结构包括多个间断的子栅线狭缝结构，所述第二栅线狭缝结构设置于所述子栅线狭缝结构的间断处，且在所述衬底平面内，所述第一方向与所述第二方向具有夹角。

进一步优选的，所述堆叠结构包括沿所述第二方向设置的第一区域和第二区域，所述第一栅线狭缝结构以及所述第二栅线狭缝结构位于所述第一区域。

进一步优选的，所述第二区域具有沿所述第一方向延伸的第三栅线狭缝结构，所述第三栅线狭缝结构用以将所述第二区域中的所述堆叠结构沿所述第二方向划分为多个块状结构。

进一步优选的，所述第一区域包括沿所述第一方向排列的第一存储区以及第一阶梯区，所述第二区域包括沿所述第一方向排列的第二存储区以及第二阶梯区。

进一步优选的，所述第一栅线狭缝结构以及所述第二栅线狭缝结构位于所述第一存储区。

进一步优选的，所述第一栅线狭缝结构以及所述第二栅线狭缝结构还位于所述第一阶梯区。

进一步优选的，所述第一栅线狭缝结构以及所述第二栅线狭缝结构的材料包括多晶硅以及钨。