[发明专利]半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及形成方法，由于全包围栅极悬空于底部衬底，该器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题，具有有效抑制短沟道效应的特殊性能。

技术领域

本发明涉及集成电路领域，具体涉及一种半导体器件及其制备方法。

背景技术

随着集成电路的发展，器件尺寸越来越小，集成度越来越高，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和阻挡层，所述阻挡层覆盖部分所述鳍部的侧壁，且阻挡层表面低于鳍部顶部；位于阻挡层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

目前鳍式场效应管在小尺寸领域被广发使用，目前急需一种制造多沟道全包围栅极鳍形半导体器件的方法。

发明内容

本发明要解决的技术问题是，提供一种制造多沟道全包围栅极鳍形半导体器件的方法，有效抑制短沟道效应，有效抑制了器件的漏电及穿通等问题。

为了解决上述技术问题，本发明提供了一种半导体器件的形成方法，其特征在于，包括以下步骤：

步骤一、提供一半导体衬底，所述衬底上依次形成有第一氧化物层和第一掩膜层；

步骤二、图案化蚀刻氧化物层至基底露出，形成凹陷；

步骤三、所述凹陷内形成有复合鳍型结构，所述复合鳍型结构为交替生长的第一鳍型层和第二鳍型层；

步骤四、在衬底表面形成有垂直于所述复合鳍型结构的伪栅极结构，在伪栅极上方覆盖有第二掩膜层，在伪栅极结构两侧形成有侧墙；

步骤五、刻蚀侧墙两侧的复合鳍型结构及第一氧化物层形成凹陷；

步骤六、对伪栅极底部的复合鳍型结构以及第一氧化物层进行部分刻蚀；

步骤七、在伪栅极底部的复合鳍型结构及第一氧化物层两侧形成阻挡层；

步骤八、在伪栅极底部的复合鳍型结构两侧的凹陷内外延生长源漏极；

步骤九、在步骤八之后的器件上覆盖一层第二氧化物层及第三掩膜层并平坦化处理至伪栅极顶部露出；

步骤十、蚀刻去除伪栅极；

步骤十一、蚀刻去除复合鳍型结构两侧的第一氧化物层；

步骤十二、选择性蚀刻去除复合鳍型结构中的第一鳍型层，形成悬空于基体上方的多层沟道结构；

步骤十三、依次在沟道外周沉积一高介电常数层和金属材料层。

优选地，第一鳍型层的材料为硅或锗硅，第二鳍型层的材料相对应的为锗硅或硅。

优选地，所述步骤二中刻蚀至底部基体露出。

优选地，所述步骤七中通过原子层沉积及蚀刻工艺在伪栅极底部的复合鳍型结构及第一氧化物层两侧形成阻挡层。

优选地，所述步骤一中半导体衬底为单晶硅。

优选地，所述第一掩膜层为氮化硅，也可是氮化硅和氧化硅复合构成。

优选地，所述第一氧化物层为氧化硅。

优选地，所述伪栅极为多晶硅。

优选地，所述伪栅极侧墙为氮化硅。