[发明专利]一种基于5G大频偏相位补偿的FPGA实现方法

说明书

本发明公开一种基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：S1，生成正弦Sin_T待查表和余弦Cos_T待查表；S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex；S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。本发明是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。

技术领域

本发明涉及基站下行权值计算方案处理方法，具体涉及一种基于5G大频偏相位补偿的FPGA实现方法。

背景技术

5G NR(New Radio)中3GPP 38.211 5.4协议新增符号间相位补偿。基站侧和UE(User Equipment)补偿公式如下：

基站侧需要补偿因子：

UE侧需要补偿的因子：

其中，f₀、f₁表示基站和UE的射频频点，单位Hz，l表示符号系数，取值范围1～L，L表示1ms内的符号个数，N表示FFT点数，f_s表示采样率，单位Hz，N_cp包含当前符号以及该符号之前所有符号的CP长度之和。为了实现协议需求，需要寻找一种满足NR常用频率范围(0.45G～5G)而且适合硬件FPGA实现的灵活的实现方案。

发明内容

针对5G NR中大频偏范围相位补偿，本发明提出了一种基于5G大频偏相位补偿的FPGA实现方法，本发明是一种精度和资源可控的FPGA实现方案，易于实现硬件FPGA，有效解决了协议中新增大频偏相位补偿问题。

本发明采用的技术方案如下：

一种基于5G大频偏相位补偿的FPGA实现方法，包括如下步骤：

S1，生成正弦Sin_T待查表和余弦Cos_T待查表；

S2，根据基站侧补偿因子以及UE侧补偿的因子中符号系数l的取值，计算基站侧补偿因子以及UE侧补偿的因子的指数部分，得到基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值；

S3，根据基站侧补偿因子以及UE侧补偿的因子的指数部分的定标值，计算正弦Sin_T待查表和余弦Cos_T待查表的查表索引TDex，TDex为指数部分定标值低x比特对应值，其中x＝log₂(T_N)，T_N为表长度；

S4，根据查表索引TDex查正弦Sin_T待查表和余弦Cos_T待查表得到需要的相位值。

优选的：正弦Sin_T待查表和余弦Cos_T待查表，表内复数定标Q(16,15)。

优选的：S1中，正弦Sin_T待查表生成公式如下：

floor(sin(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N为表长度。

优选的：S1中，余弦Cos_T待查表生成公式如下：

floor(cos(0:2*π/T_N:2*π*(T_N-1)/T_N)*(2¹⁵-1))

式中，floor()表示向下取整，T_N,为表长度。