[发明专利]半导体封装方法、半导体组件以及包含其的电子设备

说明书

本申请公开了一种半导体封装方法、半导体组件以及电子设备，其中半导体封装方法包括：提供至少一个半导体器件和第一载板，其中半导体器件分别具有形成有连接端子的有源表面和形成有多个第一对准焊接部的无源表面，且第一载板上形成有与第一对准焊接部分别对应的第二对准焊接部；将半导体器件放置在第一载板上，使得第一对准焊接部与第二对准焊接部基本对准；通过对第一对准焊接部和第二对准焊接部进行焊接来形成对准焊点，使得半导体器件精确对准并固定至第一载板；在半导体器件的有源表面上贴附第二载板后移除第一载板；在第二载板上半导体器件所在侧进行塑封以形成包覆半导体器件的塑封体；和移除第二载板以使塑封体暴露连接端子。

技术领域

本申请实施例涉及半导体制造技术领域，尤其涉及半导体封装方法、半导体组件以及包含该半导体组件的电子设备。

背景技术

半导体封装和系统在设计方面一直追求密、小、轻、薄，同时在功能方面力求实现高集成度和多功能性。目前为满足上述技术要求而提出多种封装技术，如扇出(Fan-out)型晶圆级封装、小芯片封装(chiplet)、异构集成(heterogeneous integration)、2.5维/三维(2.5D/3D)封装。这些封装技术拥有各自不同的优势和特性，但均存在一些技术挑战。以现有的扇出型封装为例，其面临诸多技术问题，例如翘曲(warpage)、芯片漂移(die shift)、表面平整度(toporgraphy)、芯片与塑封体之间的非共面性(chip-to-mold non-planarity)、封装可靠性(Reliability)等。尽管业内持续努力通过改进设备、材料、工艺环节来改善这些技术问题，但对于一些技术问题，尤其是对于翘曲、芯片漂移和不同芯片之间的表面共面性问题仍没有经济且有效的解决方案。

另外，在各种高端半导体封装和系统制造过程中，也存在一些共性技术，经常会涉及到对半导体器件进行高精度放置和固定。这一工艺步骤通常由高精度装片(pick andplace或die bonder)设备进行，但是其贴装速度有限，使得生产速度十分缓慢，而且设备成本昂贵，成为技术发展和普及的一大瓶颈。

本申请旨在解决上述若干核心技术问题。

发明内容

本申请旨在提出一种全新突破性半导体封装方法、半导体组件以及包含该半导体组件的电子设备，以至少能够解决现有技术中存在的上述和其它技术问题。

本申请的一方面提供一种半导体封装方法，包括：提供至少一个半导体器件和第一载板，其中所述半导体器件分别具有彼此相对的有源表面和无源表面，所述有源表面上形成有连接端子，所述无源表面上形成有多个第一对准焊接部，且所述第一载板上形成有与所述多个第一对准焊接部分别对应的多个第二对准焊接部；将所述至少一个半导体器件放置在所述第一载板上，使得所述多个第一对准焊接部与所述多个第二对准焊接部基本对准；通过对所述多个第一对准焊接部和所述多个第二对准焊接部进行焊接来形成多个对准焊点，使得所述至少一个半导体器件精确对准并固定至所述第一载板；在所述至少一个半导体器件的所述有源表面上贴附第二载板后，移除所述第一载板；在所述第二载板的所述至少一个半导体器件所在侧进行塑封以形成包覆所述至少一个半导体器件的塑封体；以及移除所述第二载板以使所述塑封体暴露所述连接端子。。

本申请的另一方面提供一种半导体组件，所述半导体组件是通过上述半导体封装方法进行封装的。

本申请的又一方面提供一种电子设备，其包含上述半导体组件。

应当理解，上述说明仅是对本申请的概述，以便能够更清楚地了解本申请的技术方案，从而可依照说明书的内容予以实施。为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下详细说明本申请的具体实施方式。

附图说明

图1示出在根据现有技术的先上芯片(chip-first)扇出型封装过程中因放置定位不准或塑封模流(mold flow)推挤造成的芯片漂移和芯片旋转现象的示意图。