[发明专利]NOR Flash的工艺方法

说明书

本发明公开了一种NOR Flash的工艺方法，包含：首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD离子注入，形成自对准源极；在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火；沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。本发明所述的工艺方法，提高了器件的循环擦除特性，提高Flash的擦除能力。

技术领域

本发明涉及半导体制造领域，特别是指一种55nm节点工艺的NOR Flash的工艺方法。

背景技术

NOR和NAND Flash是市场上两种主要的非易失闪存技术之一。Intel于1988年首先开发出NOR Flash 技术。1989年东芝公司发表了NAND Flash 结构，强调降低每比特的成本，有更高的性能，并且像磁盘一样可以通过接口轻松升级。如果只是用来存储少量的代码，NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。NOR Flash 的特点是芯片内执行（XIP，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响到它的性能。NAND的结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于Flash的管理需要特殊的系统接口。通常读取NOR的速度比NAND稍快一些，而NAND的写入速度比NOR快很多。Flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何Flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除（ERS）。

循环擦写测试（Cycle）是55nm节点工艺的Nor Flash晶圆标准的可靠性测试的一项重要测试项目，存储单元Cell经过多次擦写之后，擦除时间（ERS）的分布表征了Flash器件的衰退性能。

通过对比100K次的循环测试过程，ERS时间的统计分布如图1及图2所示，从图中可以得出：

1.ERS电流约为30uA时（如图1所示），相比ERS 电流约为26uA时（如图2所示），ERS电流越大，擦除越稳定，衰退特性优于ERS电流小的情况，ERS时间离群跳高的情况相对偏少，而ERS电流小的情况下，从图2中可以看出，在纵轴上整体分布不如图1集中，显示衰退特性较差。

2.ERS 电流越大，Cycle性能越高，器件擦除能力越强。

因此，对于存储器擦除性能的提高方面来说，提高擦除电流，能显著提高擦除效率及擦除的稳定性。

现有的工艺步骤包含：多晶硅沉积，控制栅的回刻，存储管栅极回刻，N/P型LDD注入，自对准源极的光刻及刻蚀，自对准源极的氧化层沉积，接触孔侧墙的膜层沉积，重掺杂离子注入以及热退火。

为了提高擦除稳定性而提高擦除电流，目前业内的常规做法是对重掺杂离子注入的步骤中调整P型重掺杂的注入剂量，但这种做法并不完善，有可能带来器件的可靠性负面影响。

发明内容

本发明所要解决的技术问题在于提供一种基于55nm节点工艺的NOR Flash的工艺方法。

为解决上述问题，本发明所述的一种NOR Flash的工艺方法，包含如下的工艺步骤：

首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD 离子注入，形成自对准源极；

在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火，沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。