[发明专利]像素驱动电路

权利要求书

1.一种像素驱动电路，包含：

一发光二极管；

一第一晶体管；

一第二晶体管，其中该第一晶体管、该第二晶体管以及该发光二极管电性串连且电性耦接于一第一系统电压端以及以一第二系统电压端之间；

一第一电容，其第一端电性耦接该第二晶体管的栅极端；

一第二电容，其第一端电性耦接该第一电容的第二端，其第二端电性耦接该第二系统电压端；

一第三晶体管，其第一端用以接收一数据信号，其第二端电性耦接该第一电容的第二端；

一第四晶体管，其第一端电性耦接一参考电压端，其第二端电性耦接该第二晶体管的栅极端；

一第五晶体管，其第一端电性耦接该第四晶体管的第二端，其栅极端电性耦接该参考电压端；以及

一光敏开关，其第一端电性耦接该第五晶体管的第二端，其第二端电性耦接该第一电容的第二端，

其中于一补偿期间该第二晶体管提供一第一驱动电流使该发光二极管照射该光敏开关，该光敏开关用以产生对应于该发光二极管的照射的一光电流，其中通过该光电流调整该第二晶体管的栅极端的电压电平，进而调整该第二晶体管在一发光期间提供给该发光二极管的一第二驱动电流。

2.如权利要求1所述的像素驱动电路，其中该第一晶体管的第一端电性耦接该第一系统电压端，该第一晶体管的第二端电性耦接该第二晶体管的第一端，该第二晶体管的第二端电性耦接该发光二极管的第一端，该发光二极管的第二端电性耦接该第二系统电压端。

3.如权利要求1所述的像素驱动电路，其中该发光二极管的第一端电性耦接该第一系统电压端，该发光二极管的第二端电性耦接该第二晶体管的第一端，该第二晶体管的第二端电性耦接该第一晶体管的第一端，该第一晶体管的第二端电性耦接该第二系统电压端。

4.如权利要求1所述的像素驱动电路，其中：

该第一晶体管的栅极端用以接收一第一控制信号；

该第三晶体管的栅极端用以接收一第二控制信号；

该第四晶体管的栅极端用以接收一第三控制信号；

该像素驱动电路是按序操作于一重置期间、一补偿期间、一写入期间及一发光期间；

于该重置期间内，该第一控制信号具有一第一逻辑电平，该第二控制信号以及该第三控制信号具有一第二逻辑电平；

于该补偿期间内，该第三控制信号具有该第一逻辑电平，该第一控制信号以及该第二控制信号具有该第二逻辑电平；

于该写入期间内，该第一控制信号以及该第三控制信号具有该第一逻辑电平，该第二控制信号具有该第二逻辑电平；以及

于该发光期间内，该第二控制信号以及该第三控制信号具有该第一逻辑电平，该第一控制信号具有该第二逻辑电平。

5.如权利要求1所述的像素驱动电路，其中该像素驱动电路是按序操作于一重置期间、一补偿期间、一写入期间及一发光期间，其中：

于该重置期间内，该第三晶体管、该第四晶体管以及该第五晶体管导通，该第一晶体管关闭；

于该补偿期间内，该第一晶体管、该第三晶体管以及该第五晶体管导通，该第四晶体管关闭；

于该写入期间内，该第三晶体管导通，该第一晶体管、该第四晶体管以及该第五晶体管关闭；以及

于该发光期间内，该第一晶体管导通，该第三晶体管、该第四晶体管以及该第五晶体管关闭。

6.如权利要求1所述的像素驱动电路，还包含一遮光层，用以遮盖该第一、该第二、该第三、该第四以及该第五晶体管。

7.如权利要求1所述的像素驱动电路，其中该光敏开关为晶体管，使该光敏开关具有第一端、第二端以及栅极端，其中该光敏开关的栅极端电性耦接该光敏开关的第二端。