[发明专利]像素驱动电路

说明书

像素驱动电路包含发光二极管、第一晶体管、第二晶体管、第一电容、第二电容、第三晶体管、第四晶体管、第五晶体管以及光敏开关。于补偿期间，第二晶体管提供第一驱动电流给发光二极管，使发光二极管发光以照射光敏开关，光敏开关用以产生对应于发光二极管的照射的光电流，并且通过光电流调整第二晶体管的栅极端的电压电平，以调整第二晶体管于之后的发光期间提供予发光二极管的第二驱动电流。

技术领域

本公开涉及一种像素驱动电路，特别涉及一种电压补偿的像素驱动电路。

背景技术

在显示面板中，常常会因为发光二极管元件电性或是光学性质变异、薄膜晶体管电性变异、电路电压衰退(IR-drop)、晶体管在转印时产生的缺陷以及像素寄生电容或其他寄生元件的影响而导致显示画面的亮度不均。有鉴于此，如何提供亮度均匀的显示像素面为业界待解的问题。

发明内容

本公开文件提供一种像素驱动电路。像素驱动电路包含一发光二极管、一第一晶体管、一第二晶体管、一第一电容、一第二电容、一第三晶体管、一第四晶体管、一第五晶体管以及一光敏开关。第二晶体管用以供电使该发光二极管发光，其中该第一晶体管、该第二晶体管以及该发光二极管电性串连且电性耦接于一第一系统电压端以及以一第二系统电压端之间；第一电容，其第一端电性耦接该第二晶体管的栅极端；第二电容，其第一端电性耦接该第一电容的第二端，其第二端电性耦接该第二系统电压端；第三晶体管，其第一端用以接收一数据信号，其第二端电性耦接该第一电容的第二端；第四晶体管，其第一端电性耦接一参考电压端，其第二端电性耦接该第二晶体管的栅极端；第五晶体管，其第一端电性耦接该第四晶体管的第二端，其栅极端电性耦接该参考电压端；光敏开关，其第一端电性耦接该第五晶体管的第二端，其第二端电性耦接该第一电容的第二端。

本公开文件提供另一种像素驱动电路。像素驱动电路包含一发光二极管、一第一晶体管、一第二晶体管、一第三晶体管、一电容、一第四晶体管、一第五晶体管以及一光敏开关。发光二极管，其第一端电性耦接一第一系统电压端；第一晶体管，其第一端电性耦接该发光二极管的第二端；第二晶体管，其第一端电性耦接该第一晶体管的第二端，其第二端电性耦接一第二系统电压端，该第二晶体管用以供电使该发光二极管；第三晶体管，其第一端用以接收一数据信号；电容，其第一端电性耦接该第三晶体管的第二端，其第二端电性耦接该第二晶体管的栅极端；第四晶体管，其第一端电性耦接于该电容的第二端。其中该第五晶体管以及该光敏开关串联并且该第五晶体管以及该光敏开关中的一者电性耦接该电容的第一端。

综上所述，本公开的像素驱动电路像素驱动电路通过光敏开关感测发光二极管的发光亮度以调整于发光期间提供给发光二极管的驱动电流的大小，以改善显示画面的亮度不均。

附图说明

为使本公开的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：

图1为本公开一实施例的像素驱动电路的电路架构图。

图2为依据一实施例，图1中的像素驱动电路的控制信号及数据信号时序图。

图3A为图1中的像素驱动电路在重置期间中的电路状态图。

图3B为图1中的像素驱动电路在补偿期间中的电路状态图。

图3C为图1中的像素驱动电路在写入期间中的电路状态图。

图3D为图1中的像素驱动电路在发光期间中的电路状态图。

图4为本公开一实施例的像素驱动电路的电路架构图。

图5为本公开一实施例的像素驱动电路的电路架构图。

图6A为依据一实施例，图5中的像素驱动电路在重置期间以及补偿期间的控制信号及数据信号时序图。

图6B为依据一实施例，图5中的像素驱动电路于写入期间以及发光期间的控制信号及数据信号时序图。