[发明专利]使用消息总线接口的PHY重新校准

权利要求书

1.一种用于促进通过计算总线的通信的装置，所述装置包括：

物理层(PHY)逻辑；

寄存器；

用于将所述物理层逻辑耦合到介质访问层(MAC)的接口，其中，所述接口包括：

用于向所述MAC发送数据的发送对；

用于从所述MAC接收数据的接收对；

用于从所述MAC接收写入命令的消息总线接口，其中，所述写入命令使一个值被写入所述寄存器，并且所述值标识重新校准请求；以及

用于基于所述重新校准请求来执行对PHY接收机的重新校准的重新校准逻辑。

2.根据权利要求1所述的装置，其中，所述寄存器包括在PHY地址空间中托管的PHY寄存器，另一写入命令在所述消息总线接口上被发送，以将特定值写入与在MAC地址空间中托管的MAC寄存器相关联的地址，并且所述特定值指示所述重新校准完成。

3.根据权利要求2所述的装置，其中，所述消息总线接口包括MAC到PHY消息总线接口和PHY到MAC消息总线接口，对所述PHY寄存器的所述写入命令是在所述MAC到PHY消息总线接口上接收的，并且对所述MAC寄存器的所述写入命令是在所述PHY到MAC消息总线接口上发送的。

4.根据权利要求3所述的装置，其中，对所述重新校准请求的确认是经由所述PHY到MAC消息总线接口而被写入所述MAC寄存器的，并且对所述特定值的确认是经由所述MAC到PHY消息总线接口而被写入所述PHY寄存器的。

5.根据权利要求2所述的装置，其中，所述PHY寄存器包括接收机控制寄存器，并且所述MAC寄存器包括接收机状态寄存器。

6.根据权利要求5所述的装置，其中，写入所述PHY寄存器的所述值包括用于所述接收机控制寄存器的IORecal位的值，并且写入到所述MAC寄存器的所述特定值包括所述接收机状态寄存器的IORecalDone位。

7.根据权利要求1-6中的任一项所述的装置，其中，所述消息总线接口包括与用于实现所述发送数据接口和所述接收数据接口的引脚分开的引脚。

8.根据权利要求1-7中任一项所述的装置，其中，所述重新校准包括接收机重新校准。

9.根据权利要求1-8中任一项所述的装置，其中，所述接口包括基于用于快速PCI的PHY接口(PIPE)的接口。

10.根据权利要求1-9中任一项所述的装置，还包括用于耦合到信道的特定接口，其中，所述信道支持符合特定协议的数据，并且所述特定协议包括快速外围组件互连(PCIe)、通用串行总线(USB)、SATA或DisplayPort中的一个。

11.一种用于促进通过计算总线的通信的装置，包括：

介质访问层(MAC)；

用于将所述MAC耦合到物理层(PHY)块的接口，其中，所述接口包括基于用于快速PCI的PHY接口(PIPE)的接口，并且所述接口包括：

用于向所述PHY块发送数据的发送数据接口；

用于从所述PHY块接收数据的接收数据接口；

用于向所述PHY块发送写入命令以使一个值被写入与所述PHY块相关联的寄存器的消息总线接口，其中，所述值标识在所述PHY块处执行接收机重新校准的请求。

12.根据权利要求11所述的装置，还包括MAC寄存器，写入命令是在所述消息总线接口上从所述PHY块接收的，以将特定值写入所述MAC寄存器，其中，所述特定值标识所述接收机重新校准已经由所述PHY块完成。