[发明专利]使用消息总线接口的PHY重新校准

说明书

接口将控制器耦合到物理层(PHY)块，其中，该接口包括一组数据引脚，该组数据引脚包括发送数据引脚和接收数据引脚，该发送数据引脚用于向PHY块发送数据，该接收数据引脚用于从PHY块接收数据。接口还包括特定的一组引脚，其用于实现消息总线接口，其中，控制器用于在消息总线接口上向PHY块发送写入命令，以将值写入PHY消息总线寄存器的至少一个特定位，PHY消息总线寄存器的位被映射到一组控制和状态信号，并且该特定位被映射到重新校准请求信号以请求PHY块执行重新校准。

本申请是2020年2月7日提交的申请号为202010082690.5的同名专利申请的分案申请。

本申请要求享有于2019年2月8日提交的美国临时专利申请序列号62/802,946的权益，并且该申请以其整体通过引用并入本文。

技术领域

本公开涉及计算系统，并且具体地(但不排他地)涉及计算机接口。

背景技术

半导体处理和逻辑设计中的发展已经允许可以存在于集成电路设备上的逻辑的量的增加。作为必然结果，计算机系统配置已经从系统中的单个或多个集成电路演变为存在于单独的集成电路上的多个核心、多个硬件线程和多个逻辑处理器，以及集成在此类处理器内的其他接口。处理器或集成电路典型地包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核心、硬件线程、逻辑处理器、接口、存储器、控制器中心等。随着处理能力随计算系统中设备数量的增加而增长，插座与其他设备之间的通信变得越来越重要。因此，互连已经从主要处理电气通信的更传统的多点总线发展到促进快速通信的充分发展的互连架构。不幸的是，由于对未来处理器以甚至更高速率消费的需求，对应的需求被置于现有互连架构的能力上。互连架构可以基于多种技术，包括快速外围组件互连(PCIe)、通用串行总线等。

附图说明

图1示出了包括互连架构的计算系统的实施例。

图2示出了包括分层栈的互连架构的实施例。

图3示出了要在互连架构内生成或接收的请求或分组的实施例。

图4示出了用于互连架构的发射机和接收机对的实施例。

图5A-5C示出了PHY/MAC接口的示例实现方式。

图6示出了PIPE PHY/MAC接口的表示。

图7示出了示例PHY/MAC接口的示例状态和控制寄存器的一部分的表示。

图8示出了信令图，该信令图示出了涉及示例PHY/MAC接口的寄存器的示例事务。

图9A示出了使用示例PHY/MAC接口的消息总线接口来执行控制器发起的重新校准。

图9B示出了使用示例PHY/MAC接口的消息总线接口来执行物理层发起的重新校准。

图10A-10B是示出涉及示例PHY/MAC接口的示例技术的流程图。

图11示出了包括多核心处理器的计算系统的框图的实施例。

图12示出了计算系统的框图的另一实施例。

具体实施方式

在以下描述中，阐述了许多具体细节(例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线级和操作等的示例)，以便提供对本发明的透彻理解。然而，对于本领域技术人员将显而易见的是，不一定采用这些具体细节来实践本发明。在其他实例中，没有详细地描述公知的组件或方法(例如，特定的和可替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、特定代码形式的算法表示、特定断电和门控技术/逻辑以及计算机系统的其他具体操作细节)，以避免不必要地模糊本发明。