[发明专利]一种SRAM纠错方法、系统及终端

说明书

本发明提供一种SRAM纠错方法、系统及终端，包括以下步骤：获取SRAM在一个刷新周期中的比特单元的ECC数值；当所述ECC数值大于预设阈值时，提高所述SRAM的刷新频率；当所述ECC数值小于所述预设阈值时，降低所述SRAM的刷新频率。本发明的SRAM纠错方法、系统及终端通过自适应地调整SRAM的刷新频率来实现SRAM的有效纠错，极大地提升了SRAM的可靠性。

技术领域

本发明涉及静态随机存储器(Static Random-Access Memory，SRAM)的技术领域，特别是涉及一种SRAM纠错方法、系统及终端。

背景技术

SRAM由于具有高集成度、高速率、低功耗等特点，被广泛使用于电脑、服务器、通讯存储设备等中。可靠性和数据的完整性是存储设备时需要关注的最重要的因素，故要求不能因环境条件(如辐射)而破坏存储器中的数据。而SRAM对单粒子翻转效应特别敏感，这种效应会导致SRAM地址单元中存储的数据发生不可预测的翻转，由此导致的结果会很严重。

为提高SRAM的可靠性，进行系统设计时，需要考虑片内或片外错误校验性能或冗余技术。随着半导体行业器件的尺寸越来越小，SRAM发生单粒子翻转的临界阈值不断降低，SRAM本身的可靠性越来越低。因此，如何实现高可靠性的、抗单粒子翻转的SRAM纠错成为当前的热点研究课题。

现有技术是，SRAM中的数据更新逻辑如图1所示。其中，SRAM会在一定的周期如t秒内，通过B口对SRAM中的数据进行刷新。具体地，SRAM中读出的数据经过解码器后，纠错编码(Error Correcting Code，ECC)会将不大于纠错能力(如海明码纠错能力为1bit)的数据进行纠正，再回写到SRAM中覆盖相同地址的单元。因此，只要在一个周期t秒内，一个编码字中发生的错误数不大于纠错能力，错误就不会在SRAM中累积，从而大大增加了SRAM的空间可靠性。然而，上述SRAM纠错方法中虽然刷新频率(1/t)可调，但无法根据辐照情况进行自适应调整，从而无法兼顾SRAM的功耗、速度与可靠性的多重需求。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SRAM纠错方法、系统及终端，通过自适应地调整SRAM的刷新频率来实现SRAM的有效纠错，极大地提升了SRAM的可靠性。

为实现上述目的及其他相关目的，本发明提供一种SRAM纠错方法，包括以下步骤：获取SRAM在一个刷新周期中的比特单元的ECC数值；当所述ECC数值大于预设阈值时，提高所述SRAM的刷新频率；当所述ECC数值小于所述预设阈值时，降低所述SRAM的刷新频率。

于本发明一实施例中，所述ECC数值为比特单元的ECC个数。

于本发明一实施例中，所述ECC数值为比特单元的ECC比例。

于本发明一实施例中，所述ECC数值为ECC次数。

对应地，本发明提供一种SRAM纠错系统，包括获取模块和纠错模块；

所述获取模块用于获取SRAM在一个刷新周期中的比特单元的ECC数值；

所述纠错模块用于当所述ECC数值大于预设阈值时，提高所述SRAM的刷新频率；当所述ECC数值小于所述预设阈值时，降低所述SRAM的刷新频率。

于本发明一实施例中，所述ECC数值为比特单元的ECC个数。

于本发明一实施例中，所述ECC数值为比特单元的ECC比例。

于本发明一实施例中，所述ECC数值为ECC次数。

本发明提供一种SRAM纠错终端，包括处理器及存储器；

所述存储器用于存储计算机程序；

所述处理器用于执行所述存储器存储的计算机程序，以使所述终端执行上述的SRAM纠错方法。