[发明专利]集成电路失效率获取方法

权利要求书

1.一种集成电路失效率获取方法，其特征在于，包括：

确定所述集成电路的至少一种本征失效机制；

根据所述至少一种本征失效机制，在待测样品上形成与各所述本征失效机制相应的测试结构；

根据所述至少一种本征失效机制，确定与各所述本征失效机制相应的试验方案，所述试验方案包括多组不同的应力条件；

根据所述试验方案，对多个待测样品上的相应所述测试结构进行寿命测试试验；

根据所述寿命测试试验，获取与各所述本征失效机制相应的失效物理模型；

根据所述与各所述本征失效机制相应的失效物理模型，获取所述集成电路的失效率。

2.根据权利要求1所述的集成电路失效率获取方法，其特征在于，所述确定所述集成电路的至少一种本征失效机制，包括：

确定所述集成电路的多种本征失效机制；

所述根据所述与各所述本征失效机制相应的失效物理模型，获取所述集成电路的失效率，包括：

根据所述失效物理模型，获取各所述本征失效机制下的失效率；

根据各所述本征失效机制下的失效率，获取所述集成电路的失效率。

3.根据权利要求1或2所述的集成电路失效率获取方法，其特征在于，所述试验方案包括多组不同的应力条件。

4.根据权利要求3所述的集成电路失效率获取方法，其特征在于，所述根据所述寿命测试试验，获取与各所述本征失效机制相应的失效物理模型，包括：

根据所述寿命测试试验，获取对应同一所述本征失效机制的不同应力条件下的寿命时间和累计失效率为预设失效率的失效时间的拟合分布；

根据不同应力条件下的所述拟合分布，提取失效物理模型的模型参数，从而获取与所述本征失效机制相应的失效物理模型。

5.根据权利要求3所述的集成电路失效率获取方法，其特征在于，所述根据所述试验方案，对多个待测样品上的相应所述测试结构进行寿命测试试验，包括：

在相同所述应力条件下，对多个待测样品上的相应所述测试结构同时进行寿命测试试验。

6.根据权利要求1所述的集成电路失效率获取方法，其特征在于，所述本征失效机制包括：热载流子注入机制、栅介质击穿机制、金属化电迁移机制以及负偏置温度不稳定机制。

7.根据权利要求6所述的集成电路失效率获取方法，其特征在于，与所述热载流子注入机制相应的测试结构包括第一MOS管，与所述栅介质击穿机制相应的测试结构包括MOS电容，与所述金属化电迁移机制相应的测试结构包括金属互连线，与所述负偏置温度不稳定机制相应的测试结构包括第二MOS管。

8.根据权利要求7所述的集成电路失效率获取方法，其特征在于，所述第一MOS管以及所述第二MOS管的沟道长度取CMOS工艺的特征值。

9.根据权利要求7所述的集成电路失效率获取方法，其特征在于，所述金属互连线的电阻采用开尔文方式四线连接方式进行测量。

10.根据权利要求1所述的集成电路失效率获取方法，其特征在于，所述寿命测试试验包括加速寿命试验。