[发明专利]一种时钟控制电路及终端设备

说明书

本发明公开了一种时钟控制电路及终端设备，该时钟控制电路包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK‑PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK‑DMI_P/N相连；桌面平台控制器的CLK‑PEGA_P/N连接PCIE‑X16插槽；桌面平台控制器的CLK‑PE1_P/N连接PCIE‑X1插槽；桌面平台控制器的CLK‑PE2_P/N连接PCIE‑LAN；桌面平台控制器的LPC‑CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。

技术领域

本发明涉及计算机技术领域，尤其涉及一种时钟控制电路及终端设备。

背景技术

服务器CPU时钟电路是系统工作的核心部分，若时钟电路设计不合理或存在缺陷，CPU是不可能正常运行的。目前时钟电路有外部时钟、局部时钟、内置时钟等方案设计。通常服务器平台都是采用外部时钟和局部时钟方案。但这两种方案都需要增加时钟芯片，时钟芯片价格不低，这都会额外增加成本，使产品价格居高不下。

发明内容

针对上述技术问题，本发明提供了一种时钟控制电路及终端设备。

本发明的第一方面提供一种时钟控制电路，包括服务器的处理器和桌面平台控制器，其中，所述服务器的处理器的BCLK0与所述桌面平台控制器的CLK-PEGA_P/N相连，所述服务器的处理器的BCLK1与所述桌面平台控制器的CLK-DMI_P/N相连；

所述桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；

所述桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；

所述桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；

所述桌面平台控制器的LPC-CLK连接SIO芯片。

可选地，所述服务器的处理器通过DMI与所述桌面平台控制器相连。

可选地，所述服务器的处理器的第一发送接口与所述桌面平台控制器的第二接收接口相连，所述服务器的处理器的第一接收接口与所述桌面平台控制器的第二发送接口相连。

可选地，所述服务器的处理器还包括内存通道接口和扩展总线接口，所述服务器的处理器的时序接口、复位接口、状态指示接口与所述桌面平台控制器相连。

可选地，所述服务器的处理器为Intel E5-16xx v3/v4或IntelE5-26xx v3/v4系列服务器的处理器。

可选地，所述桌面平台控制器为Intel 8系列芯片组，包括H81、Q87、Q85、B85、Z87、H87桌面平台系列。

可选地，所述服务器的处理器的内存通道接口的数量为1-4个。

可选地，所述扩展总线接口为PCIE插槽,所述PCIE插槽的数量小于40。

可选地，所述桌面平台控制器包括SATA接口、PCIE接口、LAN接口、USB接口、Audio接口。

本发明第二方面还提供一种终端设备，包括第一方面的时钟控制电路。

本发明实施例提供一种时钟控制电路及终端设备，包括服务器的处理器和桌面平台控制器，其中，服务器的处理器的BCLK0与桌面平台控制器的CLK-PEGA_P/N相连，服务器的处理器的BCLK1与桌面平台控制器的CLK-DMI_P/N相连；桌面平台控制器的CLK-PEGA_P/N连接PCIE-X16插槽；桌面平台控制器的CLK-PE1_P/N连接PCIE-X1插槽；桌面平台控制器的CLK-PE2_P/N连接PCIE-LAN；桌面平台控制器的LPC-CLK连接SIO芯片，不需要外部时钟芯片即可运行，节省成本。

附图说明