[发明专利]一种多通道大带宽信号同步产生方法与系统装置

权利要求书

1.一种多通道大带宽信号同步产生装置，包括时钟处理单元(1)，其特征在于：所述时钟处理单元(1)的输出端固定设有信号产生单元(2)，所述信号产生单元(2)的输入端固定设有信号同步处理单元(3)；

所述信号同步处理单元(3)包括同步信号生成模板(6)，所述同步信号生成模板(6)固定设于时钟处理单元(1)的输入端，所述同步信号生成模板(6)的输出端固定设有信号调制模块(4)，所述信号调制模块(4)的输出端与信号产生单元(2)相连接，所述同步信号生成模板(6)的输出端与信号产生单元(2)相连接。

2.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述同步信号生成模板(6)的的输入端固定设有数据整型模板(5)，所述时钟处理单元(1)的输出端与信号产生单元(2)相连接。

3.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述时钟处理单元(1)的输入端固定设有输入端口(8)，所述信号产生单元(2)的输出端固定设有输出端口(7)。

4.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述信号产生单元(2)为具有大带宽信号产生功能的DAC芯片组成。

5.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述时钟处理单元(1)可稳定输出高频率时钟的时钟芯片组成。

6.根据权利要求1所述的一种多通道大带宽信号同步产生方法，具体步骤如下：

1、如图1所示，在板卡上电后驱动支持大带宽信号产生的DAC芯片，使信号产生单元根据JESD204B协议要求与FPGA之间建立同步关系；

2、若通道间未同步则向信号产生单元发送复位信号，重启全部通道直至所有通道完成同步；

3、如图2所示，FPGA作为平台，首先根据需求产生一组连续的DDS信号，按照信号产生单元的信号处理规则对数据进行整型；

4、FPGA根据与信号产生单元来自同一时钟源的时钟，向信号调制模块发送整型后的连续信号；

5、在执行调制后信号以JESD204B协议和来自时钟处理单元的参考时钟脉冲作为参考，向信号产生单元发送同步处理后的数据；

6、根据具体要求，调整信号产生单元的信号频率实现大带宽信号的传输。