[发明专利]一种基于POSIT浮点数格式的参数化加减法运算电路

权利要求书

1.一种基于POSIT浮点数格式的参数化加减法运算电路，其特征在于，包括数据输入单元(1)、译码单元(2)、scale确定单元(3)、尾数处理单元(4)、MSB单元(5)、结果编码单元(6)、结果选择输出单元(7)；其中：

所述数据输入单元(1)用于进行POSIT格式的第一浮点数和POSIT格式的第二浮点数的数据输入；

所述译码单元(2)对于第一浮点数、第二浮点数进行POSIT中各个不同字段进行获取，确定第一浮点数的符号段、指数段以及尾数段的值和第二浮点数的符号段、指数段以及尾数段的值；

所述scale确定单元(3)用于接收第一浮点数和第二浮点数的预设字段，并根据该预设字段得到第一浮点数和第二浮点数的浮点数值的scale的大小，然后根据计算出来的第一浮点数和第二浮点数的scale大小，确定第一浮点数和第二浮点数的scale之间较大的scale；并将两者大小关系以及两个scale之间的差值diff送入所述尾数处理单元(4)；同时，该scale确定单元(3)接收尾数部分的移位大小以及进位标志来决定是否对第一浮点数和第二浮点数的scale之间较大的scale进行调整，由此确定第一运算结果；

所述尾数处理单元(4)用来接收第一浮点数和第二浮点数的尾数字段，并根据所述scale确定单元(3)的两个浮点数scale的大小关系以及两者之间的差值对第一浮点数和第二浮点数的scale之间较小的浮点数的尾数字段作出相应的调整，然后根据调整过后得第一浮点数和第二浮点数的尾数字段得到第二运算结果；同时，根据第一运算结果对第二运算结果进行规范化，得到符合POSIT格式标准的尾数部分的第二运算结果作为第三运算结果；

所述MSB单元(5)用于确定第二运算结果的最高位，并将第二运算结果的最高位输出至所述scale确定单元(3)；

所述结果编码单元(6)用于接收第二运算结果和第三运算结果以及译码单元中的符号字段，编码形成目标运算结果，由所述结果选择输出单元(7)进行输出。

2.根据权利要求1所述的一种基于POSIT浮点数格式的参数化加减法运算电路，其特征在于，所述译码单元(2)包括第一译码单元(21)和第二译码单元(22)；其中：

所述第一译码单元(21)用于对于第一浮点数进行POSIT中各个不同字段进行获取，确定第一浮点数中符号段，指数段以及尾数段的值；

所述第二译码单元(2)用于对于第二浮点数进行POSIT中各个不同字段进行获取，确定第二浮点数中符号段，指数段以及尾数段的值。

3.根据权利要求1所述的一种基于POSIT浮点数格式的参数化加减法运算电路，其特征在于，所述scale确定单元(3)包括拼接器、比较器和加法器；其确定第一运算结果过程为：

确定单个浮点数的scale的值，具体计算公式为：

scale＝{regime，exp}，

其中，scale表示的是POSIT格式编码中代表的浮点数中其对应得缩放尺度，regime是指POSIT中某一字段的具体值，exp是阶码字段的具体值，{}表示拼接器件，即用拼接器件将regime和exp拼接起来；

得到第一浮点数和第二浮点数的scale的大小后，通过比较器得到第一浮点数和第二浮点数的scale部分的大小，然后将第一浮点数和第二浮点数的scale之间较大的scale部分送入加法器中作为其中一个操作数，加法器最终进行的操作如下公式,如此确定了最终结果的scale:

scale＝scalemax+Flag-Lshift，

其中，scalemax表示第一浮点数和第二浮点数的scale值中较大的scale，Flag表示所述MSB单元(5)中输出的第一运算结果的最高位，Lshift表示来自尾数规范化单元的参数，该参数表示尾数进行移位的位数大小；

此处的scale就是第一运算结果，代表目标运算结果的scale的值。