[发明专利]基于配码分析的SRAM型可编程逻辑器件敏感度分析方法

说明书

一种基于配码分析的SRAM型可编程逻辑器件敏感度分析方法，包括构建敏感度分布表和分析目标设计电路敏感度分布情况。本发明的方法能够实现码流配置协议解析，准确定位目标可编程逻辑器件中的逻辑资源配置码流，提供完整的协议/配码分析功能；本发明的方法可避免更换目标器件后重新生成码流映射表过程，同时，本方法可自动根据所选目标器件类型建立码流映射表，并根据分析结果生成敏感度表；本发明的方法可根据目标器件中的资源类型生成的敏感度表，自动排除剔除大容量码流中的冗余数据，提升选敏感区域/网表节点选取准确度，降低敏感度分析复杂度，缩短敏感度分析时间。

技术领域

本发明涉及可编程逻辑器件技术领域，尤其涉及一种基于配码分析的SRAM型可编程逻辑器件敏感度分析方法。

背景技术

SRAM型可编程逻辑器件(后文简称位可编程逻辑器件或FPGA)被广泛运用在航空、航天及其他一些严苛环境中，其中单粒子效应对FPGA系统造成了广泛的影响。特别是复杂的电磁环境造成的单粒子软错误，严重影响着FPGA的正常运行。因此急需一种评估FPGA系统抗单粒子软错误能力的方法，在设计初期验证评价系统加固设计，保证最终设计的安全运行。

目前现有单粒子效应分析方法常用物理仿真，辐照实验，故障注入和电路分析四种方法，但同时面临适用性不广，分析结果准确度差别大、分析时间过长或实验条件代价高且不易获得等问题。因此，在保证评估结果准确度上平衡其他条件是当前单粒子效应分析的迫切需求。

FPGA系统的单粒子软错误，可分解为单粒子闩锁(Single Event Latch-up，SEL)，单粒子翻转(Single Event Upset，SEU)，单粒子瞬态脉冲(Single Event Transient，SET)，单粒子功能中断(Single Event Function Interrupt，SEFI)等情况，但其根源可被归结为被高能量粒子击中后发生单粒子效应、并导致系统发生上述软错误现象的部位。以SRAM型FPGA为例，其配置SRAM、可配置寄存器、布线通道开关尾部保持电路、输入输出单元等，均可视作敏感点。

在实现本发明的过程中，发明人发现现有技术存在如下缺陷：

1、大容量可编程逻辑器件中的位流文件中存在很多冗余的控制数据。如果冗余数据没有得到有效剔除，那么所得到的码流映射数据结果是不完全正确，甚至是错误的；

2、现有工具，包括Xilinx官方提供的JBits，外部工具虽然在码流映射数据的准确，但并没有对其协议拆分、码流解析方法进行说明，导致对特定用户电路中部分模块实施精确码流分析方法和手段不足；

3、对于已完成综合、布局布线后用户电路，相关资源与码流配置关系敏感性分析精度不高，只能粗略确定敏感点位置。

发明内容

有鉴于此，本发明的主要目的在于提供一种基于配码分析的SRAM型可编程逻辑器件敏感度分析方法，以期部分地解决上述技术问题中的至少之一。

为了实现上述目的，作为本发明的一方面，提供了一种基于配码分析的SRAM型可编程逻辑器件敏感度分析方法，包括构建敏感度分布表和分析目标设计电路敏感度分布情况。

其中，所述构建敏感度分布表包括：

根据目标SRAM型FPGA的逻辑资源描述文件，遍历关键资源类型构建敏感度；

根据当前遍历时所选定的目标资源，自动生成模板电路；

根据目标资源Tile类型与模板电路生成参考设计，布局/布线/生成配码；

根据目标资源，生成空白模板电路；

根据目标资源Tile类型与空白模板电路生成对应的参考设计，布局/布线/生成配码；

比对目标资源的模板电路和空白模板电路所生成的码流，差分提取敏感度信息；