[发明专利]一种集成电路的制备方法有效
申请号: | 202011604170.2 | 申请日: | 2020-12-30 |
公开(公告)号: | CN112614803B | 公开(公告)日: | 2023-01-31 |
发明(设计)人: | 魏姣阳;杜雷;张永忠;叶伟;余仁 | 申请(专利权)人: | 合肥晶合集成电路股份有限公司 |
主分类号: | H01L21/68 | 分类号: | H01L21/68;H01L23/544;G03F9/00 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 朱艳 |
地址: | 230012 安徽省合肥*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 制备 方法 | ||
1.一种集成电路的制备方法,其特征在于,其至少包括以下步骤:
提供一机台;
在所述机台的台面上放置一晶圆衬底;
提供一光罩,所述光罩的边缘区域处设有多个第一对位标记图案、多个第二对位标记图案,所述第一对位标记图案及所述第二对位标记图案的外框呈相同或不同形状;通过所述光罩在所述晶圆衬底的对应切割道区域的位置形成多个与每个所述第一对位标记图案对应的第三对位标记图案及与每个所述第二对位标记图案对应的第四对位标记图案;
平坦化去除多个所述第三对位标记图案之外的其他对位标记图案;
利用所述多个第三对位标记图案使所述光罩与所述机台对准;
在所述晶圆衬底上形成多层薄膜层;
在所述多层薄膜层上设置所述光罩,通过所述光罩在所述晶圆衬底的对应的切割道区域的位置形成多个所述第三对位标记图案及多个所述第四对位标记图案;
平坦化除了所述第四对位标记图案之外的其他对位标记图案;
在所述多层薄膜层上形成第一电极层,所述第一电极层通过多个所述第四对位标记图案进行对准;
在所述第一电极层上形成第二电极层,所述第二电极层通过多个所述第四对位标记图案进行对准。
2.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述晶圆衬底上还包括芯片区域,所述切割道区域设置在所述芯片区域的外围。
3.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述第一对位标记图案及所述第二对位标记图案的面积不相同。
4.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述第一对位标记图案及所述第二对位标记图案的透光度不相同。
5.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述光罩中的任一所述第一对位标记图案与任一所述第二对位标记图案不重叠。
6.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述切割道区域的宽度为60-80μm。
7.根据权利要求1所述一种集成电路的制备方法,其特征在于,在所述晶圆衬底的切割道区域内形成图案的方法包括:
在所述晶圆衬底上形成光刻胶层;
对具有所述光刻胶层的所述晶圆衬底进行曝光,在所述光刻胶层上形成与所述多个第一对位标记图案对应的第一图案和与所述多个第二对位标记图案对应的第二图案;
对所述晶圆衬底进行刻蚀,在所述晶圆衬底上形成与所述多个第一对位标记图案对应的所述多个第三对位标记图案和与所述多个第二对位标记图案对应的所述第四对位标记图案。
8.根据权利要求2所述一种集成电路的制备方法,其特征在于,所述芯片区域对应的每一侧切割道区域内至少包括一个第三对位标记图案和一个第四对位标记图案。
9.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述第三对位标记图案及所述第四对位标记图案的边缘设为凸起。
10.根据权利要求1所述一种集成电路的制备方法,其特征在于,所述第一对位标记图案和所述第二对位标记图案中包括多组沿第一方向和沿第二方向平行排列的条状标记,且所述第一方向和所述第二方向相垂直。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路股份有限公司,未经合肥晶合集成电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011604170.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造