[发明专利]一种集成电路的制备方法

说明书

本发明公开一种集成电路的制备方法，其至少包括以下步骤：提供一光罩，光罩的边缘区域处设有多个第一对位标记和多个第二对位标记；通过光罩在晶圆衬底的切割道区域内形成多个第一对位标记和多个第二对位标记图案；利用多个第一对位标记使光罩与所述机台对准；在晶圆衬底上形成多层薄膜层；在多层薄膜层上设置光罩，通过光罩在晶圆衬底的切割道区域内形成多个第一对位标记和多个第二对位标记图案；在多层薄膜层上形成第一电极层，第一电极层通过多个第二对位标记进行对准；在第一电极层上形成第二电极层，第二电极层通过多个第二对位标记进行对准。本发明可改善半导体制程中每一对位层均需设计一道光罩，造成成本资源浪费的问题。

技术领域

本发明属于半导体集成电路技术领域，特别是涉及一种半导体集成电路的制备方法。

背景技术

集成电路设计与半导体工艺制造之间的接口是版图。集成电路的版图就是对应于晶圆片上电路元器件结构的几何图形组合，只不过这些几何图形是由不同层的图形组合而成。集成电路制造商将设计工程师设计的版图的图形转移到晶圆片上，需要制作一套相应的光刻掩模版即光罩。制版的目的就是产生一套分层的版图光刻掩模版，为将来进行图形转移(光刻和刻蚀)做准备。为保证集成电路的质量，不同层之间需要保证套刻对位精度，故不同层之间设有对位层，在对位层上需要形成有效图形，以供不同层之间对位使用。目前现有技术中，每一个对位层都要对应制作一个光罩，由于光罩成本较高，造成了成本资源的浪费。

发明内容

本发明的目的在于提供一种集成电路的制备方法，解决了半导体制程中每一对位层均需设计一道光罩，造成成本资源浪费的问题。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种集成电路的制备方法，其至少包括以下步骤：

提供一机台；

在所述机台的台面上放置一晶圆衬底；

提供一光罩，所述光罩的边缘区域处设有多个第一对位标记图案、多个第二对位标记图案，所述第一对位标记图案及所述第二对位标记图案的外框呈相同或不同形状；通过所述光罩在所述晶圆衬底的对应切割道区域的位置形成多个与每个所述第一对位标记图案对应的第三对位标记图案及与每个所述第二对位标记图案对应的第四对位标记图案；

平坦化去除所述多个第三对位标记图案之外的其他对位标记图案；

利用所述多个第三对位标记使所述光罩与所述机台对准；

在所述晶圆衬底上形成多层薄膜层；

在所述多层薄膜层上设置所述光罩，通过所述光罩在所述晶圆衬底的对应的切割道区域的位置形成多个所述第三对位标记图案及多个所述第四对位标记图案；

在所述多层薄膜层上形成第一电极层，所述第一电极层通过所述多个第四对位标记图案进行对准；

在所述第一电极层上形成第二电极层，所述第二电极层通过所述多个第四对位标记图案进行对准。

在本发明的一个实施例中，所述晶圆衬底上还包括芯片区域，所述切割道区域设置在所述芯片区域的外围。

在本发明的一个实施例中，所述第一对位标记图案及所述第二对位标记图案的面积不相同。

在本发明的一个实施例中，所述第一对位标记图案及所述第二对位标记图案的透光度不相同。

在本发明的一个实施例中，所述第三对位标记图案及所述第四对位标记图案的边缘设为凸起。

在本发明的一个实施例中，所述光罩中的任一所述第一对位标记图案与任一所述第二对位标记图案不重叠。

在本发明的一个实施例中，所述切割道区域的宽度为60-80μm。