[发明专利]光电芯片和光电芯片的制备方法

说明书

本发明涉及芯片测试技术领域，公开了一种光电芯片和光电芯片的制备方法。光电芯片包括：第一区域、第二区域、以及第三区域；其中，第一区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的掩蔽膜；第二区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的第一扩散掺杂层；第三区域包括衬底、设于衬底上的外延结构、以及设于外延结构上的第二扩散掺杂层；第一扩散掺杂层与第二扩散掺杂层彼此间隔分开。通过形成第一扩散掺杂层和第二扩散掺杂层，在第一扩散掺杂层上对光电芯片的性能和参数进行测试，避免由于探针的针尖直径过大或探针不能直接对第二扩散区进行探测，不便于检测光电芯片的性能；提高光电芯片的良品率。

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种光电芯片和光电芯片的制备方法。

背景技术

光电探测器芯片的制备工艺中，扩散工艺作为直接影响光电探测器芯片性能的一环，在光电探测器芯片扩散后通常需要测量光电探测器芯片的扩散深度，然而测量光电探测器芯片的扩散深度的操作较为复杂且精度有限。一般会通过测试其他参数，例如通过测试击穿电压的大小来确定光电探测器芯片的扩散深度。

但是高速的光电探测器芯片的速率在25Gbps以上、单光子探测器芯片、或者其他特殊要求的光电芯片，通常由于其扩散区域非常小，从而导致在光电芯片扩散掺杂后，探针测试台无法直接测试光电芯片的性能，例如击穿电压、暗电流等。在这种情况下，对光电芯片继续进行下一步的工艺，往往会有很大风险，造成良品率不高。

发明内容

为了解决相关技术中的光电芯片的性能测试不便、良品率低的技术问题，本发明提供了一种光电芯片和光电芯片的制备方法。

第一方面，本发明提供了一种光电芯片，包括：第一区域、第二区域、以及第三区域；其中，所述第一区域包括衬底、设于所述衬底上的外延结构、以及设于所述外延结构上的掩蔽膜；所述第二区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第一扩散掺杂层；所述第三区域包括所述衬底、设于所述衬底上的所述外延结构、以及设于所述外延结构上的第二扩散掺杂层；所述第一扩散掺杂层与所述第二扩散掺杂层彼此间隔分开。

可选地，所述第二区域的数量为一个或多个；所述第三区域的数量为一个。

可选地，所述第二区域和所述第三区域间隔分布，所述第二区域和所述第三区域之间的最短间隔间距大于10um。

可选地，所述第一扩散掺杂层和所述第二扩散掺杂层的扩散浓度相同，且所述第一扩散掺杂层和所述第二扩散掺杂层的扩散深度相同。

可选地，所述第二区域的表面积大于所述第三区域的表面积。

可选地，所述第一扩散掺杂层的外部轮廓为圆形，所述第二扩散掺杂层的外部轮廓为圆形；所述第一扩散掺杂层的直径大于所述第二扩散掺杂层的直径。

可选地，所述第一扩散掺杂层的直径的取值范围为30um至50um。

第二方面，本发明还提供一种光电芯片的制备方法，包括：

在衬底上形成外延结构；

在所述外延结构上形成掩蔽膜；

去除所述掩蔽膜上的部分区域以分别形成第一预设区域和第二预设区域；

同时对所述第一预设区域和所述第二预设区域进行扩散掺杂形成第一扩散掺杂层和第二扩散掺杂层，所述第一扩散掺杂层与所述第二扩散掺杂层彼此间隔分开；

所述衬底、所述外延结构和所述掩蔽膜构成第一区域，所述衬底、所述外延结构、所述第一扩散掺杂层构成第二区域，所述衬底、所述外延结构和所述第二扩散掺杂层构成第三区域。

可选地，所述第一扩散掺杂层和所述第二扩散掺杂层的扩散浓度相同，且所述第一扩散掺杂层和所述第二扩散掺杂层的扩散深度相同。