[发明专利]半导体器件及其形成方法

说明书

根据本发明实施例的半导体器件包括：抗穿通(APT)区，位于衬底上方；多个沟道构件，位于抗穿通区上方；栅极结构，围绕多个沟道构件中的每一者；源极/漏极部件，邻近栅极结构；以及扩散延迟层。源极/漏极部件通过扩散延迟层与抗穿通区间隔开。源极/漏极部件通过扩散延迟层与多个沟道构件中的每一者间隔开。扩散延迟层是半导体材料。根据本申请的其他实施例，还提供了形成半导体器件的方法。

技术领域

本申请的实施例涉及半导体领域，并且更具体地，涉及半导体器件及形成半导体器件的方法。

背景技术

半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都比前一代具有更小、更复杂的电路。在IC发展的过程中，通常功能密度(即每个芯片区的互连器件的数量)增加了，而几何尺寸(即使用制造工艺可以产生的最小部件(或者导线))却减小了。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。这种缩小也增加了处理和制造IC的复杂性。

例如，随着集成电路(IC)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流和减小短沟道效应(SCE)，来改善栅极控制。多栅极器件通常是指具有栅极结构或者其一部分设置在沟道区的不止一侧上方的器件。鳍状场效应晶体管(FinFET)和多桥沟道(MBC)晶体管(均也称为非平面晶体管)是多栅极器件的示例，这些器件已成为流行和有希望的候选者，用于高性能和低泄漏应用。FinFET具有由不止一侧上的栅极围绕的高边沟道(例如，栅极围绕了从衬底延伸的半导体材料的“鳍部”的顶部和侧壁)。MBC晶体管所具有的栅极结构可以部分或者全部围绕沟道区延伸，以提供至两侧或者更多侧上的沟道区的访问。由于MBC晶体管的栅极结构围绕沟道区，因此MBC晶体管也可以称为围绕栅极晶体管(SGT)或者全环栅(GAA)晶体管。MBC晶体管的沟道区可以通过纳米线、纳米片、其他纳米结构、和/或其他合适的结构来形成。沟道区的形状也给了MBC晶体管可替代的名称，例如纳米片晶体管或者纳米线晶体管。多栅极器件的源极/漏极区中的外延部件可以包括高浓度的掺杂剂，例如用于n型器件的磷。已经观察到，外延部件中的掺杂剂可以扩散至沟道区或者沟道区的基极中而产生泄漏路径。通过此类泄漏路径泄漏可能会降低器件性能，甚至导致器件故障。因此，尽管常规的多栅极结构通常对于其预期目的可能是足够的，但是它们并不是在所有方面都令人满意。

发明内容

根据本申请的实施例，提供了一种半导体器件，包括：抗穿通(APT)区，位于衬底上方；多个沟道构件，位于抗穿通区上方；栅极结构，围绕多个沟道构件中的每一者；源极/漏极部件，邻近栅极结构；以及扩散延迟层，其中，源极/漏极部件通过扩散延迟层与抗穿通区间隔开，其中，源极/漏极部件通过所述扩散延迟层与所述多个沟道构件中的每一者间隔开，并且，其中，扩散延迟层包括半导体材料。

根据本申请的实施例，提供了一种半导体器件，包括：抗穿通区，位于衬底上方；鳍状有源区，位于抗穿通区上方；栅极结构，位于鳍状有源区上方；以及源极/漏极部件，邻近栅极结构。源极/漏极部件包括：外部外延部件，接触鳍状有源区，以及内部外延部件，位于外部外延部件上方，其中，外部外延部件设置在内部外延部件和鳍状有源区之间，并且，其中，外部外延部件包括第一n型掺杂剂，并且，内部外延部件包括不同于第一n型掺杂剂的第二n型掺杂剂。

根据本申请的实施例，提供了一种形成半导体器件的方法，包括：用掺杂剂注入衬底，以在衬底中形成抗穿通注入层；在抗穿通注入层上方形成至少一个半导体层；从抗穿通注入层上方的至少一个半导体层形成鳍状有源区，鳍状有源区包括沟道区和邻近沟道区的源极/漏极区；在鳍状有源区的沟道区上方形成伪栅极堆叠件；在伪栅极堆叠件和鳍状有源区的源极/漏极区上方沉积栅极间隔件层；使源极/漏极区凹进，以形成源极/漏极凹进；在源极/漏极凹进中形成第一外延层，第一外延层包括第一n型掺杂剂；以及在第一外延层上方形成第二外延层，第二外延层包括不同于所述第一n型掺杂剂的第二n型掺杂剂。

本申请的实施例涉及半导体器件的防泄漏结构及其形成方法。

附图说明