[发明专利]可实现eDP编码/解码/编解码的FPGA系统

权利要求书

1.一种可实现eDP编解码的FPGA系统，其特征在于，所述系统包括编码组件及解码组件；

所述编码组件包括热插拔检测模块、数据编码模块、数据对齐模块、链路训练模块、并转串模块及数据封包模块；

所述数据编码模块分别连接数据对齐模块和数据封包模块，所述数据对齐模块分别连接热插拔检测模块及数据封包模块；

所述热插拔检测模块用于检测是否有设备插入，当检测到设备时开始工作；

开始进行链路训练对设备端根据需求进行寄存器配置，通过数据编码模块开始发送时钟恢复数据以及通道对齐数据，数据流经到数据对齐模块和数据封包模块；

所述数据对齐模块用于对不同通道图像数据做同步处理，链路训练模块用于发送端和接收端之间握手保证数据以最优的方式传输，并转串模块用于将视频信号转换串行视频信号，数据封包模块用于将视频数据组帧；

使每条通道按照协议规定的格式发送至并串转换模块，完成链路训练；

所述数据编码模块将接收到的FPGA器件内部的并行视频数据和行、场同步信号转换串行数据信号，传输至下一级eDP显示屏控制器；

所述解码组件包括数据接收模块、数据解码模块、时钟恢复模块、通道对齐模块、链路训练模块、寄存器存储模块、串并转换模块；

所述数据接收模块分别连接时钟恢复模块、串并转换模块，所述串并转换模块连接通道对齐模块，所述串并转换模块连接数据解码模块；所述时钟恢复模块分别连接通道对齐模块、数据解码模块；

所述链路训练模块连接寄存器存储模块；

所述数据接收模块将接收到的视频数据流经时钟恢复模块、串并转换模块传输给通道对齐模块，检测时钟锁定；

链路训练模块通过辅助通道，配置寄存器存储模块相关功能，完成链路之间训练；通过对齐通道流经到数据解包模块，提取有效视频信号、视频属性、行同步信号、场同步信号；

将提取出来的视频信息经过上升沿对齐后发送至数据同步模块；由数据同步模块流经到到其他的图像处理模块。