[实用新型]DRAM测试系统

权利要求书

1.一种DRAM测试系统，其特征在于，包括：

主控系统；

第一FPGA系统，与所述主控系统连接，用于执行DRAM测试动作；

第一连接器，连接于所述第一FPGA系统与待测DRAM之间，用于传递所述第一FPGA系统发送给待测DRAM的测试信号及待测DRAM返回给所述第一FPGA系统的反馈信号；

第二连接器，连接于所述主控系统与外部设备之间，用于传递所述主控系统与外部设备的通讯信息；

两个级联连接器，与所述主控系统和FPGA系统分别连接，用于级联。

2.根据权利要求1所述的DRAM测试系统，其特征在于，还包括第二FPGA系统和与所述第二FPGA系统连接的第三连接器，所述第二FPGA系统用于执行DRAM测试动作，所述第三连接器作为所述第二FPGA系统与待测DRAM连接的连接介质，用于传递所述第二FPGA系统发送给待测DRAM的测试信号及待测DRAM返回给所述第二FPGA系统的反馈信号，所述第二FPGA系统与所述主控系统连接并受所述主控系统控制、所述第二FPGA系统还分别与所述第二连接器和两个所述级联连接器连接。

3.根据权利要求2所述的DRAM测试系统，其特征在于，所述主控系统包括CPU、CPU接口单元和CPU存储单元，CPU接口单元和所述CPU存储单元与所述CPU连接，所述CPU分别与所述第一FPGA系统和所述第二FPGA系统连接，所述CPU接口单元分别与第二连接器和两个级联连接器连接。

4.根据权利要求3所述的DRAM测试系统，其特征在于，所述第一FPGA系统包括FPGA芯片和与所述FPGA芯片分别连接的外围电路、FPGA接口单元、FPGA存储单元及供电单元，所述FPGA芯片的JTAG引脚与所述CPU的IO引脚直接相连，所述FPGA芯片的IO引脚与所述第一连接器的测试针脚连接，所述供电单元还分别与所述第一连接器和所述第二连接器的供电针脚连接，所述FPGA接口单元还分别与两个所述级联连接器连接，所述第二FPGA系统与所述第一FPGA系统配置相同。

5.根据权利要求3所述的DRAM测试系统，其特征在于，所述CPU接口单元包括至少一个CAN接口、至少两个RS422接口、至少两个JTAG接口、至少一个USB接口和至少一个以太网接口，其中所述CAN接口与至少一个所述RS422接口与两个所述级联连接器连接，其余接口与所述第二连接器连接。

6.根据权利要求3所述的DRAM测试系统，其特征在于，所述CPU存储单元包括SPI闪存、SDRAM存储器和SD卡。

7.根据权利要求4所述的DRAM测试系统，其特征在于，所述FPGA接口单元包括RS422接口和CAN接口。

8.根据权利要求4所述的DRAM测试系统，其特征在于，所述FPGA存储单包括SPI闪存和SDRAM存储器。

9.根据权利要求4所述的DRAM测试系统，其特征在于，所述外围电路包括时钟电路和复位电路。

10.根据权利要求2所述的DRAM测试系统，其特征在于，所述第一连接器、第二连接器与所述第三连接器皆为弹簧针连接器。