[实用新型]DRAM测试系统

说明书

本实用新型公开了一种DRAM测试系统，包括：主控系统、第一FPGA系统、第一连接器、第二连接器及两个级联连接器。其中第一FPGA系统与所述主控系统连接，用于执行DRAM测试动作。第一连接器与所述第一FPGA系统连接，用于连接被测DRAM。第二连接器与所述CPU系统和FPGA系统连接，用于连接外部设备。两个级联连接器皆分别与所述主控系统和FPGA系统连接，用于多个上述技术方案的DRAM测试系统之间的级联。根据上述技术方案的DRAM测试系统，多个DRAM测试系统之间可以灵活级联，可以根据测试需求构成不同规模的DRAM测试系统，提高测试效率的同时保证资源利用最大化。

技术领域

本实用新型涉及存储器测试领域，特别涉及一种DRAM测试系统。

背景技术

现有DRAM测试一般采用专用的存储器测试机台测试，其测试规模往往在机台出厂时就已经固定，在生产过程中如需要扩展测试规模时需要重新定制，不够灵活，且产量缩减时还会造成资源的浪费。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。为此，本实用新型提出一种DRAM测试系统，系统构成简单且成本低，多个DRAM测试系统之间还可以互相级联，可以灵活实现不同规格的批量测试。

根据本实用新型的实施例的DRAM测试系统，主控系统；第一FPGA系统，与所述主控系统连接，用于执行DRAM测试动作；第一连接器，连接于所述第一FPGA系统与待测DRAM之间，用于传递所述第一FPGA系统发送给待测DRAM的测试信号及待测DRAM返回给所述第一FPGA系统的反馈信号；第二连接器，连接于所述主控系统与外部设备之间，用于传递所述主控系统与外部设备的通讯信息；两个级联连接器，与所述主控系统和FPGA系统分别连接，用于级联。

根据本实用新型实施例的DRAM测试系统，至少具有如下有益效果：主控系统根据DRAM型号配置对应的测试程序给第一FPGA系统，第一FPGA系统通过第一连接器与被测DRAM的连接，并执行测试动作，完成对DRAM的测试。第二连接器可与外部设备连接，传递测试结果，仅包括主控系统和第一FPGA系统及几个用于连接的连接器，结构简单且易于搭建，成本较低。多个根据本实用新型实施例的DRAM测试系统之间可以通过级联连接器两两级接，并进行信息交互，形成一个更大DRAM测试系统，可以灵活实现多个DRAM的同时测量。

根据本实用新型的一些实施例，还包括第二FPGA系统和与所述第二FPGA系统连接的第三连接器，所述第二FPGA系统用于执行DRAM测试动作，所述第三连接器作为所述第二FPGA系统与待测DRAM连接的连接介质，用于传递所述第二FPGA系统发送给待测DRAM的测试信号及待测DRAM返回给所述第二FPGA系统的反馈信号，所述第二FPGA系统与所述主控系统连接并受所述主控系统控制、所述第二FPGA系统还分别与所述第二连接器和两个所述级联连接器连接。

根据本实用新型的一些实施例，所述主控系统包括CPU、CPU接口单元和CPU存储单元，CPU接口单元和所述CPU存储单元与所述CPU连接，所述CPU分别与所述第一FPGA系统和所述第二FPGA系统连接，所述CPU接口单分别与第二连接器和两个级联连接器连接。

根据本实用新型的一些实施例，所述第一FPGA系统与所述第二FPGA系统配置相同，所述第一FPGA系统包括FPGA芯片和与所述FPGA芯片分别连接的外围电路、FPGA接口单元、FPGA存储单元及供电单元，所述FPGA芯片的JTAG引脚与所述CPU的IO引脚直接相连，所述FPGA芯片的IO引脚与所述第一连接器的测试针脚连接，所述供电单元还分别与所述第一连接器和所述第二连接器的供电针脚连接，所述FPGA接口单元还分别与两个所述级联连接器连接。

根据本实用新型的一些实施例，所述CPU接口单元包括至少一个CAN接口、至少两个RS422接口、至少两个JTAG接口、至少一个USB接口和至少一个以太网接口，其中所述CAN接口与至少一个所述RS422接口与两个所述级联连接器连接，其余接口与所述第二连接器连接。