[实用新型]一种芯片自动校准装置及系统

权利要求书

1.一种芯片自动校准装置，其特征在于，包括：时钟频率校准模块、脉冲信号产生模块；其中，

所述脉冲信号产生模块与所述时钟频率校准模块连接，用于发送标准脉冲信号至所述时钟频率校准模块；

所述时钟频率校准模块用于连接待校准芯片，以校准所述待校准芯片的内部时钟源的时钟频率。

2.如权利要求1所述的芯片自动校准装置，其特征在于，所述时钟频率校准模块包括脉冲信号采集器、计数器、第一比较器和第一数值调整器；

所述脉冲信号采集器的第一输入端连接所述脉冲信号产生模块，以采集所述标准脉冲信号；所述脉冲信号采集器的第二输入端用于连接所述待校准芯片的内部时钟源，以采集所述待校准芯片的内部时钟源的时钟信号；所述脉冲信号采集器的输出端连接所述计数器的输入端；

所述计数器的输出端分别连接所述第一比较器的第一输入端和所述第一数值调整器的第一输入端，用于在所述标准脉冲信号的一个周期内对所述时钟信号的周期进行计数，并将计数值转换为时钟频率并输出至所述第一比较器和所述第一数值调整器；

所述第一比较器的第二输入端用于输入预设的频率期望值，所述第一比较器的输出端连接所述第一数值调整器的第二输入端；所述第一数值调整器的第三输入端用于输入预设的第一调整数值，所述第一数值调整器的输出端连接所述待校准芯片的内部时钟源；所述第一数值调整器用于根据所述第一比较器的比较结果，以所述第一调整数值为调整步长对所述时钟频率进行调整。

3.如权利要求1所述的芯片自动校准装置，其特征在于，所述芯片自动校准装置还包括LDO输出电压校准模块和ADC转换模块；其中，

所述ADC转换模块用于连接所述待校准芯片的LDO输出电压引脚；所述LDO输出电压校准模块与所述ADC转换模块连接，以校准所述待校准芯片的LDO输出电压。

4.如权利要求3所述的芯片自动校准装置，其特征在于，所述LDO输出电压校准模块包括第二比较器和第二数值调整器；

所述第二比较器的第一输入端与所述ADC转换模块连接，所述第二比较器的第二输入端用于输入预设的电压期望值，所述第二比较器的输出端连接所述第二数值调整器的第一输入端；所述第二数值调整器的第二输入端用于输入预设的第二调整数值，所述第二数值调整器的输出端与所述ADC转换模块连接；所述第二数值调整器用于根据所述第二比较器的比较结果，以所述第二调整数值为调整步长对所述LDO输出电压进行调整。

5.如权利要求1所述的芯片自动校准装置，其特征在于，所述脉冲信号产生模块为低频脉冲信号发生器。

6.如权利要求1所述的芯片自动校准装置，其特征在于，所述标准脉冲信号为100Hz的标准方波信号。

7.一种芯片自动校准系统，其特征在于，包括芯片模块和芯片自动校准装置；其中，所述芯片模块与所述芯片自动校准装置连接；所述芯片模块包括待校准芯片；所述芯片自动校准装置为如权利要求1～6所述的芯片自动校准装置。