[实用新型]一种芯片自动校准装置及系统

说明书

本实用新型公开了一种芯片自动校准装置，包括：时钟频率校准模块、脉冲信号产生模块；其中，所述脉冲信号产生模块与所述时钟频率校准模块连接，用于发送标准脉冲信号至所述时钟频率校准模块；所述时钟频率校准模块用于连接待校准芯片，以校准所述待校准芯片的内部时钟源的时钟频率。本实用新型还公开了一种芯片自动校准系统。实施本实用新型，能实现对芯片内部时钟源的时钟频率的自动校准，有效提高了对时钟频率的校准效率，节约了人力资源和时间成本。

技术领域

本实用新型涉及半导体集成电路技术领域，尤其涉及一种芯片自动校准装置及系统。

背景技术

在现有的芯片设计中，通常采用多项目晶圆(Multi Project Wafer,简称MPW)来对芯片进行小批量生产，以供芯片功能验证或满足客户小批量生产产品的需要。多项目晶圆将多个具有相同工艺的集成电路设计在同一晶圆片上流片，得到多种芯片样本，这种MPW芯片能大大降低集成电路研发费用，受到广泛应用。但是，这种MPW芯片在工厂的生产加工过程中，没有经过正式的CP量产校准流程，没有经过系统的参数测试和硬件配置过程，芯片内部时钟源的时钟频率不够准确。

目前，主要是通过人工来校准MPW芯片内部时钟源的时钟频率。然而，采用人工校准的方法，存在操作工序繁杂、效率低下等问题，且校准误差较大，无法保证芯片内部时钟源的时钟频率的精确度。

实用新型内容

本实用新型实施例的目的是提供一种芯片自动校准装置及系统，其能实现对芯片内部时钟源的时钟频率的自动校准，有效提高了对时钟频率的校准效率，节约了人力资源和时间成本。

为实现上述目的，本实用新型实施例提供了一种芯片自动校准装置，包括：时钟频率校准模块、脉冲信号产生模块；其中，

所述脉冲信号产生模块与所述时钟频率校准模块连接，用于发送标准脉冲信号至所述时钟频率校准模块；

所述时钟频率校准模块用于连接待校准芯片，以校准所述待校准芯片的内部时钟源的时钟频率。

作为上述方案的改进，所述时钟频率校准模块包括脉冲信号采集器、计数器、第一比较器和第一数值调整器；

所述脉冲信号采集器的第一输入端连接所述脉冲信号产生模块，以采集所述标准脉冲信号；所述脉冲信号采集器的第二输入端用于连接所述待校准芯片的内部时钟源，以采集所述待校准芯片的内部时钟源的时钟信号；所述脉冲信号采集器的输出端连接所述计数器的输入端；

所述计数器的输出端分别连接所述第一比较器的第一输入端和所述第一数值调整器的第一输入端，用于在所述标准脉冲信号的一个周期内对所述时钟信号的周期进行计数，并将计数值转换为时钟频率并输出至所述第一比较器和所述第一数值调整器；

所述第一比较器的第二输入端用于输入预设的频率期望值，所述第一比较器的输出端连接所述第一数值调整器的第二输入端；所述第一数值调整器的第三输入端用于输入预设的第一调整数值，所述第一数值调整器的输出端连接所述待校准芯片的内部时钟源；所述第一数值调整器用于根据所述第一比较器的比较结果，以所述第一调整数值为调整步长对所述时钟频率进行调整。

作为上述方案的改进，所所述芯片自动校准装置还包括LDO输出电压校准模块和ADC转换模块；其中，

所述ADC转换模块用于连接所述待校准芯片的LDO输出电压引脚；所述LDO输出电压校准模块与所述ADC转换模块连接，以校准所述待校准芯片的LDO输出电压。

作为上述方案的改进，所所述LDO输出电压校准模块包括第二比较器和第二数值调整器；