[实用新型]一种功率模块上下桥芯片叠层布局结构以及功率模块

说明书

本实用新型提供了一种功率模块上下桥芯片叠层布局结构以及功率模块，芯片叠层布局结构包括沿着竖直方向从上到下部分重叠设置的下桥芯片与上桥芯片，所述下桥芯片下表面的集电极与所述上桥芯片上表面的发射极互相连接。通过将上下桥芯片在竖直方向上进行三维的叠层布局，减小了上下桥芯片在功率模块中占用的二维平面上的面积，进而有效减小了整个模块的面积与体积；同时，上下桥芯片的叠层布局缩短了二者间的导电路径，提高了电性能。功率模块包括了上述芯片叠层布局结构，进而也具备其所具备的优点。

技术领域

本实用新型涉及胆道支架技术领域，特别地涉及一种功率模块上下桥芯片叠层布局结构以及功率模块。

背景技术

目前，由于功率模块内部集成的多种功能，其内部需封装有多个以及多种芯片。随着科技的发展，功率模块朝着尺寸小型化、集成化发展，因此，其内部多个芯片之间的布局也成为了模块小型化的一个难点，芯片的布局影响着内部焊线和模块面积，而芯片之间的布线也会影响模块的面积，因此一个好的芯片布局才能有效的减小模块面积。

目前市场上的功率模块采用的芯片布局都为平面二维布局，存在着布局合理却无法进一步缩小尺寸，或缩小了尺寸却无法合理芯片布局的问题。因此需要在二维平面布局的基础上进行芯片的三维布局设计。

实用新型内容

针对上述现有技术中的问题，本申请提出了一种功率模块上下桥芯片叠层布局结构以及功率模块，通过将一组芯片在竖直方向上进行叠层设置，通过三维布局设计有效减小了芯片组在平面上的占用面积，进而实现了模块的小型化。

本实用新型的功率模块上下桥芯片叠层布局结构，包括沿着竖直方向从上到下部分重叠设置的下桥芯片与上桥芯片，所述下桥芯片下表面的集电极与所述上桥芯片上表面的发射极互相连接。

在一个实施方式中，所述上桥芯片的面积大于所述下桥芯片的面积，且所述上桥芯片上表面的发射极的面积大于所述下桥芯片的面积。

在一个实施方式中，还包括第一焊盘，所述上桥芯片设置在所述第一焊盘上且所述第一焊盘的面积大于所述上桥芯片的面积。

在一个实施方式中，所述下桥芯片与所述上桥芯片之间以及所述上桥芯片与所述第一焊盘之间均通过能够导电的粘接材料进行粘接。

在一个实施方式中，所述下桥芯片上表面的发射极与所述上桥芯片上表面的发射极均通过焊线与驱动芯片连接。

在一个实施方式中，所述下桥芯片与所述上桥芯片均为金属氧化物半导体场效晶体管芯片或绝缘栅双极型晶体管芯片。

本实用新型的功率模块，其包括上述的上下桥芯片叠层布局结构。

在一个实施方式中，还包括驱动芯片与第二焊盘，所述驱动芯片通过能够导电的粘接材料设置于所述第二焊盘上。

在一个实施方式中，还包括塑封结构，所述塑封结构由塑封材料整体覆盖在所述下桥芯片、所述上桥芯片、所述第一焊盘、所述驱动芯片、所述第二焊盘的上方及四周而形成。

上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本实用新型的目的。

本实用新型提供的一种功率模块上下桥芯片叠层布局结构以及功率模块，与现有技术相比，至少具备有以下有益效果：

本实用新型采用将上下桥芯片在竖直方向上进行三维的叠层布局，减小了上下桥芯片在功率模块中占用的二维平面上的面积，进而有效减小了整个模块的面积与体积，实现了功率模块的小型化。同时，上下桥芯片的叠层布局缩短了二者间的导电路径，提高了电性能，且有利于焊线的布局与焊接，减小了焊线的复杂性、缩短了焊长度。

附图说明

在下文中将基于实施例并参考附图来对本实用新型进行更详细的描述。其中：