[实用新型]嵌入式电子器件

说明书

本实用新型提供一种嵌入式电子器件，该嵌入式电子器件包括：第一基板；第一磁芯，嵌入于第一基板中；位于第一基板上且位于第一磁芯两侧的第一线路及第二线路；多个第一导电元件，位于第一基板中，连接第一线路与第二线路以形成绕第一磁芯传输电流的线圈回路；第一屏蔽层，位于第一线路背对第一磁芯的一侧，用于屏蔽外界电磁干扰。本实用新型能够减少外界信号对电子器件的信号干扰。

技术领域

本实用新型涉及一种电子器件领域，尤其涉及一种嵌入式电子器件。

背景技术

近年来，集成化、小型化已经成为集成电路的发展趋势，电子器件作为一种重要的器件，被广泛应用于集成电路中，以实现阻抗匹配、功率合成、交流耦合等功能。

通常为了减小电子器件在芯片中的占据面积，获得更好的集成效果，将电子器件集成设计。而这种集成化层叠设计的方法虽然有效地减少了芯片面积，但是随着工作频率的不断提高，各电子器件之间的耦合效应急剧增加，导致串扰效应十分显著，各电子器件的性能和电路的稳定性都受到影响，目前，减少电子器件间的串扰成为急需解决的问题。

实用新型内容

本实用新型主要解决的技术问题是提供一种嵌入式电子器件，以实现减少电子器件相互之间的干扰的目的。

为解决上述技术问题，本实用新型采用的一个技术方案是：提供一种嵌入式电子器件，包括：第一基板；第一磁芯，嵌入于所述第一基板中；位于所述第一基板上且位于所述第一磁芯两侧的第一线路及第二线路；多个第一导电元件，位于所述第一基板中，连接所述第一线路与所述第二线路以形成绕所述第一磁芯传输电流的线圈回路；第一屏蔽层，位于所述第一线路背对所述第一磁芯的一侧，用于屏蔽外界电磁干扰。

本实用新型的有益效果是：区别于现有技术的情况，本实用新型提供一种嵌入式电子器件，通过对所述第一基板开槽并嵌入所述第一磁芯，并在所述第一基板上及所述磁芯两侧形成第一线路及第二线路，在所述第一线路背对所述第一磁芯的一侧设置第一屏蔽层，以此实现减少电子器件相互之间的干扰的目的。

附图说明

图1a-图1c是本实用新型的嵌入式电子器件第一实施例的结构及剖面示意图；

图2是本实用新型的嵌入式电子器件第二实施例的剖面示意图。

具体实施方式

下面将对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参见图1a-图1c，为本实用新型嵌入式电子器件第一实施例的结构及剖面示意图。嵌入式电子器件110包括：第一基板10及第一磁芯16，第一基板10包括第一中心部12，其上开设有贯穿第一基板10的多个第一内部导通孔13；第一外围部14，其上开设有贯穿第一基板10的多个第一外部导通孔15；第一中心部12和第一外围部14之间形成第一容置槽18。第一磁芯60嵌入于第一基板10中，具体为，第一磁芯16放置在第一容置槽18中，多个第一导电元件17设置在第一内部导通孔13和第一外部导通孔15内；位于第一基板10上且位于磁芯16两侧且连接多个第一导电元件17的第一线路20及第二线路30；导电元件17将第一线路20与第二线路30电性连接，并组成绕磁芯16传输电流的线圈回路。嵌入式电子器件110还包括与第一线路20和/或第二线路30连接且接地的中心抽头171。

如图1c所示，第一屏蔽层50同时位于第一线路20及第二线路30远离第一磁芯16的一侧。在另一实施例中，第一屏蔽层50还可以仅位于第一线路20远离第一磁芯16的一侧。或者在另一实施例中，第一屏蔽层50还可以位于第二第二线路30远离第一磁芯16的一侧。具体地，第一屏蔽层50具体用于屏蔽外界干扰。