[实用新型]硬件快速过压抑制电路

权利要求书

1.一种硬件快速过压抑制电路，其特征在于，硬件快速过压抑制电路设置于电源直流母线端，与支撑电容并联；所述硬件快速过压抑制电路设置有两对外连接点HV+和HV-，分别连接至直流母线的正端和负端；

所述硬件快速过压抑制电路包括控制器、MOS或IGBT开关器件、放电电阻，MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端；所述控制器集成有硬件电压比较电路，所述控制器输入端连接直流母线的正负端，控制器输出端连接MOS或IGBT开关器件基极。

2.根据权利要求1所述的硬件快速过压抑制电路，其特征在于，所述控制器还集成有分压与稳压芯片，所述分压与稳压芯片连接至直流母线正负端，用于对采集的直流母线电压进行降压，为控制器各芯片提供供电电压。

3.根据权利要求1或2所述的硬件快速过压抑制电路，其特征在于，所述硬件电压比较电路采用非零电平比较器，所述非零电平比较器为同相比较器；所述同相比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端，直接采集HV+、HV-线路间的电压，反相输入端输入基准电压，输出端连接MOS或IGBT开关器件基极。

4.根据权利要求1或2所述的硬件快速过压抑制电路，其特征在于，所述硬件电压比较电路采用迟滞比较器，所述迟滞比较器为同相迟滞比较器；所述同相迟滞比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端，直接采集HV+、HV-线路间的电压，反相输入端输入基准电压，输出端连接MOS或IGBT开关器件基极。

5.根据权利要求1所述的硬件快速过压抑制电路，其特征在于，所述串联跨接至直流母线的正负端的放电电阻根据电路电压等级进行选择。

6.根据权利要求5所述的硬件快速过压抑制电路，其特征在于，所述放电电阻选择高功率电阻。

7.根据权利要求1所述的硬件快速过压抑制电路，其特征在于，所述MOS或IGBT开关器件配置有驱动电路，用来实现MOS或IGBT开关器件的驱动控制。