[实用新型]硬件快速过压抑制电路

说明书

本实用新型涉及一种硬件快速过压抑制电路，设置于电源直流母线端，与支撑电容并联；该硬件快速过压抑制电路设置有两对外连接点HV+和HV‑，分别连接至直流母线的正端和负端；其包括控制器、MOS或IGBT开关器件、放电电阻，MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端；控制器集成有硬件电压比较电路，控制器输入端连接直流母线的正负端，控制器输出端连接MOS或IGBT开关器件基极。本实用新型通过设置控制器、开关器件、放电电阻，能够通过控制器控制开关器件和放电电阻将电压尖峰能量彻底吸收，解决输入电压尖峰对直流支撑电容母线电压产生的高电压影响，保护后级电力电子开关器件，提高了电源的直流电压抗冲击性能。

技术领域

本实用新型属于过压抑制电路技术领域，尤其涉及一种硬件快速过压抑制电路。

背景技术

电源产品的直流母线输入电压一般经过电源输入电路处理后，通过直流支撑电容滤波形成稳定的直流电压，电源控制器通过控制IGBT、MOSFET等电力电子开关器件实现直流电压到交流电压的变换，通过后级变压器、电感等电力电子感性器件，控制输出电压大小，如图1所示。当电源输入电压出现电压尖峰波动，直流支撑电容将产生较大的电压尖峰，电压尖峰超过电力电子开关器件的耐受电压时，造成IGBT、MOSFET等开关器件的过压击穿损坏。目前主要通过在电源直流母线输入电路输出端与电力电子开关器件输入端之间并联多个支撑电容，以增大支撑电容容值，如图2所示。但该增大支撑电容容值方式对电压尖峰能量吸收有限，无法从根本上抑制电压尖峰对直流电压的影响，且造成器件成本增加。

因此，有必要提供一种过压抑制电路，使电源产品在输入电压尖峰时，能够快速检测过压现象，抑制输入电压尖峰在支撑电容上产生的直流高电压，保护电力电子开关器件。

实用新型内容

本实用新型针对现有电源存在输入电压尖峰的问题，提供了一种硬件快速过压抑制电路，该过压抑制电路能够快速检测过压现象，抑制输入电压尖峰在支撑电容上产生的直流高电压。

为了实现上述目的，本实用新型提供了一种硬件快速过压抑制电路，硬件快速过压抑制电路设置于电源直流母线端，与支撑电容并联；所述硬件快速过压抑制电路设置有两对外连接点HV+和HV-，分别连接至直流母线的正端和负端；

所述硬件快速过压抑制电路包括控制器、MOS或IGBT开关器件、放电电阻，MOS或IGBT开关器件与放电电阻串联跨接至直流母线的正负端；所述控制器集成有硬件电压比较电路，所述控制器输入端连接直流母线的正负端，控制器输出端连接MOS或IGBT开关器件基极。

优选的，所述控制器还集成有分压与稳压芯片，所述分压与稳压芯片连接至直流母线正负端，用于对采集的直流母线电压进行降压，为控制器各芯片提供供电电压。

优选的，所述硬件电压比较电路采用非零电平比较器，所述非零电平比较器为同相比较器；所述同相比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端，直接采集HV+、HV-线路间的电压，反相输入端输入基准电压，输出端连接MOS或IGBT开关器件基极。

优选的，所述硬件电压比较电路采用迟滞比较器，所述迟滞比较器为同相迟滞比较器；所述同相迟滞比较器同相输入端同时上拉与下拉分压电阻后分别接至直流母线的正、负端，直接采集HV+、HV-线路间的电压，反相输入端输入基准电压，输出端连接MOS或IGBT开关器件基极。

优选的，所述串联跨接至直流母线的正负端的放电电阻根据电路电压等级进行选择。

优选的，所述放电电阻选择高功率电阻。

优选的，所述MOS或IGBT开关器件配置有驱动电路，用来实现MOS或 IGBT开关器件的驱动控制。

与现有技术相比，本实用新型的优点和积极效果在于：