[实用新型]应用于现场可编辑门阵列FPGA的仿真验证系统

权利要求书

1.一种应用于现场可编辑门阵列FPGA的仿真验证系统，其特征在于，包括：

第一SRAM，用于存储应用程序；

第二SRAM，用于保存选项字节信息；

中央处理器CPU，用于发起对第一SRAM或第二SRAM的控制指令；

接口控制区，包括第一传输接口、第二传输接口、接口逻辑单元以及片选单元，所述第一传输接口，与所述CPU通信连接；所述第二传输接口，与所述片选单元通信连接；所述接口逻辑单元，与所述第一传输接口和所述第二传输接口通信连接，用于根据接收的控制指令生成对所述第一SRAM或所述第二SRAM的操作指令；所述片选单元，与所述第二传输接口、所述第一SRAM和所述第一SRAM通信连接。

2.根据权利要求1所述的系统，其特征在于，所述接口逻辑单元包括：

控制接口模块，用于控制切换片选单元状态，其中，在所述片选单元状态处于第一状态的情况下，选择与所述第一SRAM进行通信连接，在所述片选单元状态处于第二状态的情况下，选择与所述第二SRAM进行通信连接；

使能模块，用于在接收到所述CPU发起的读指令的情况下，产生读使能信号；还用于在系统上电复位后，根据自动产生的选项字节加载使能信号触发产生读使能信号，其中，在所述片选单元状态处于第一状态且所述第一SRAM中的读使能接口处于有效状态的情况下，读使能信号用于控制所述第一SRAM处于读状态；在所述片选单元状态处于第二状态且所述第二SRAM中的读使能接口处于有效状态的情况下，

读使能信号用于控制所述第二SRAM处于读状态。

3.根据权利要求2所述的系统，其特征在于，所述使能模块，还用于在接收到所述CPU发起的写指令的情况下，产生写使能信号；其中，在所述片选单元状态处于第一状态且所述第一SRAM中的读使能接口和写使能接口均处于有效状态的情况下，写使能信号用于控制所述第一SRAM处于写状态；在所述片选单元状态处于第二状态且所述第二SRAM中的读使能接口和写使能接口均处于有效状态的情况下，写使能信号用于控制第二SRAM处于写状态。

4.根据权利要求1所述的系统，其特征在于，所述接口逻辑单元包括：

第一地址映射模块，用于在接收到所述CPU发起的读指令的情况下，将读指令中携带的第一地址信息直接映射到所述第一SRAM或所述第二SRAM中的地址，以读取存储的数据；

第二地址映射模块，用于在接收到所述CPU发起的编程指令的情况下，将编程指令中携带的第二地址信息直接映射到所述第一SRAM或所述第二SRAM中的地址，以读取存储的数据；

第三地址映射模块，用于在接收到所述CPU发起的擦除指令的情况下，触发计数器，其中，所述计数器用于计算擦除指令所指示的擦除操作的操作地址。

5.根据权利要求4所述的系统，其特征在于，所述第三地址映射模块包括：

第一计数器，用于在擦除指令用于指示页擦除操作的情况下，计算计数值与页擦除的首地址累加后得到的页擦除操作的操作地址，其中，所述第一计数器的计数长度与一页的地址深度一致；

第二计数器，用于在擦除指令用于指示整片擦除操作的情况下，将计数值作为整片擦除操作的操作地址，其中，所述第二计数器的计数长度与总地址深度一致。

6.根据权利要求4所述的系统，其特征在于，所述第一SRAM包括第一输入接口，所述第二SRAM包括第二输入接口，其中，在接收到CPU 发起的编程指令的情况下，将编程指令中的数据通过所述第一输入接口写入所述第一SRAM，或通过所述第二输入接口写入所述第二SRAM；在接收到CPU发起的擦除指令的情况下，产生全一数据，并通过所述第一输入接口写入所述第一SRAM，或通过所述第二输入接口写入所述第二SRAM。

7.根据权利要求1所述的系统，其特征在于，所述接口逻辑单元包括：

设置模块，用于在所述第二SRAM向所述CPU返回目标数据的情况下，根据目标数据设置对所述第一SRAM的读保护或写保护。