[实用新型]应用于现场可编辑门阵列FPGA的仿真验证系统

说明书

本实用新型公开了一种应用于现场可编辑门阵列FPGA的仿真验证系统。其中，该系统包括：第一SRAM，用于存储应用程序；第二SRAM，用于保存选项字节信息；中央处理器CPU，用于发起对第一SRAM或第二SRAM的控制指令；接口控制区，包括第一传输接口、第二传输接口、接口逻辑单元以及片选单元，第一传输接口，与CPU通信连接；第二传输接口，与片选单元通信连接；接口逻辑单元，与第一传输接口和第二传输接口通信连接，用于根据接收的控制指令生成对第一SRAM或第二SRAM的操作指令；片选单元，与第二传输接口、第一SRAM和第一SRAM通信连接。本实用新型解决了在FPGA验证环境中的仿真验证系统的验证效率较低的技术问题。

技术领域

本实用新型涉及计算机领域，具体而言，涉及一种应用于现场可编辑门阵列FPGA的仿真验证系统。

背景技术

非易闪存(NorFlash)为随机存储介质，由于传输效率高，可执行程序可以在芯片内执行，即应用程序可以直接在内存(Flash EEPROM Memory，简称Flash)内运行的优异特性，被广泛的应用于系统级芯片(System on Chip，简称SOC)系统中，作为启动芯片使用。

进一步地，将Flash国际互连协议(Internet Protocol，简称IP)单元直接集成于SOC芯片内部。得益于NorFlash的地址线以及数据线能够以并行的方式与中央处理器(central processing unti，简称CPU)进行通信，因而相较于普通的基于串行通信连接的SOC系统外置Flash方式，内置集成方式可以显著提升数据/指令访问速度。

在SOC芯片的前端设计时，只需要从NorFlash IP供应商(vender)处获得Flash的仿真模型，并按其时序要求加入相应的接口控制逻辑即可。而在芯片综合的时候，则用Flash的.lib/.db文件，以及后端设计的相应文件，完成Flash的集成工作。

为了确保SOC芯片设计的正确性，验证环节必不可少。除了电子设计自动化(Electronics Design Automation，简称EDA)仿真之外，现场可编程逻辑门阵列(FieldProgrammable Gate Array简称FPGA)验证是一种重要的途径，可以在很大程度上弥补EDA软件模拟仿真的不足。

但在FPGA验证环境中，无法直接调用IP vender提供的NorFlash的仿真模型，也无法使用.lib/.db文件进行FPGA综合，进而导致了在FPGA验证环境中的仿真验证系统存在效率低的问题。

即现有技术中在FPGA验证环境中的仿真验证系统的效率较低。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本实用新型实施例提供了一种应用于现场可编辑门阵列FPGA的仿真验证系统，以至少解决在FPGA验证环境中的仿真验证系统的验证效率较低的技术问题。

根据本实用新型实施例的一个方面，提供了一种应用于现场可编辑门阵列FPGA的仿真验证系统，包括：第一SRAM，用于存储应用程序；第二SRAM，用于保存选项字节信息；中央处理器CPU，用于发起对第一SRAM或第二SRAM的控制指令；接口控制区，包括第一传输接口、第二传输接口、接口逻辑单元以及片选单元，第一传输接口，与CPU通信连接；第二传输接口，与片选单元通信连接；接口逻辑单元，与第一传输接口和第二传输接口通信连接，用于根据接收的控制指令生成对第一SRAM或第二SRAM的操作指令；片选单元，与第二传输接口、第一SRAM和第一SRAM通信连接。