[实用新型]扇出型系统级封装结构

说明书

本实用新型提供一种扇出型系统级封装结构，封装结构包括：重新布线层；金属连接柱，金属连接柱与重新布线层电性相连；系统级芯片以及电源管理芯片，与重新布线层电性连接；封装层，覆盖系统级芯片以及电源管理芯片，且显露金属连接柱；连接布线层，形成于封装层上，与金属连接柱电性连接；金属凸块，形成于重新布线层表面；存储芯片及被动组件，与连接布线层电性连接。本实用新型可实现多种不同的系统功能需求，提高封装结构的性能。本实用新型通过三维垂直堆叠封装，有效降低封装结构的面积，提高封装结构的集成度，效短芯片之间的传导路径，降低封装结构的功耗，大大降低了封装结构的整体厚度。

技术领域

本实用新型属于半导体集成电路封装领域，特别是涉及一种扇出型系统级封装结构及其制作方法。

背景技术

随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。

目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。扇出型封装技术采用重构晶圆和重新布线RDL的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。

为适应微电子封装技术的多功能、小型化、便携式、高速度、低功耗和高可靠性发展趋势，系统级封装SIP(System In Package)技术作为新兴异质集成技术，成为越来越多芯片的封装形式，系统级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个完整的功能。系统级封装是一种新型封装技术，具有开发周期短，功能更多，功耗更低，性能更优良、成本价格更低，体积更小，质量轻等优点。

然而，随着对封装组件及功能越来越高的需求，现有的系统级封装会占用越来越大的面积及厚度，不利于集成度的提高。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种扇出型系统级封装结构及其制作方法，用于解决现有技术中系统级封装体积难以缩小的问题。

为实现上述目的及其他相关目的，本实用新型提供一种扇出型系统级封装结构，所述封装结构包括：重新布线层，所述重新布线层包括第一面以及相对的第二面；金属连接柱，形成于所述重新布线层的第二面上，所述金属连接柱与所述重新布线层电性相连；系统级芯片以及电源管理芯片，所述系统级芯片以及电源管理芯片接合于所述重新布线层的第二面上，以实现与所述重新布线层的电性连接；封装层，覆盖于所述金属连接柱、系统级芯片以及电源管理芯片，且所述金属连接柱显露于所述封装层；连接布线层，形成于所述封装层上，所述连接布线层与所述金属连接柱电性连接；金属凸块，形成于所述重新布线层的第一面，以实现所述重新布线层的电性引出；存储芯片及被动组件，接合于所述连接布线层，以实现与所述连接布线层的电性连接。

可选地，所述重新布线层包括：第一介质层；图形化的第一金属布线层，位于所述第一介质层上；具有图形化通孔的第二介质层，位于所述第一金属布线层上；图形化的第二金属布线层，位于所述第二介质层上。

可选地，所述第一介质层中具有窗口，所述窗口显露所述第一布线金属层，所述金属凸块制作于所述窗口中。

可选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合