[实用新型]半导体结构

说明书

本实用新型提供了一种半导体结构，半导体结构中，异质结上依次形成有P型离子掺杂层与绝缘层，P型离子掺杂层包括激活区与非激活区，激活区位于栅极区域，激活区中的P型掺杂离子被激活，非激活区位于非栅极区域；绝缘层具有暴露激活区的开口；激活区上，和/或异质结的源极区域上，和/或异质结的漏极区域上具有N型离子重掺杂层。利用绝缘层作为激活P型掺杂离子时的掩膜层，使得P型离子掺杂层中，被绝缘层的开口暴露的区域形成激活区，覆盖绝缘层的区域形成非激活区，避免P型离子掺杂层的刻蚀，从而避免刻蚀损失。N型离子重掺杂层使得源极、漏极、栅极可直接形成欧姆接触层，避免高温退火。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

宽禁带半导体材料III族氮化物作为第三代半导体材料的典型代表，具有禁带宽带大、耐高压、耐高温、电子饱和速度和漂移速度高、容易形成高质量异质结构的优异特性，非常适合制造高温、高频、大功率电子器件。

例如AlGaN/GaN异质结由于较强的自发极化和压电极化，在AlGaN/GaN界面处存在高浓度的二维电子气（2DEG），广泛应用于诸如高电子迁移率晶体管 (High ElectronMobility Transistor，HEMT) 等半导体结构中。

增强型器件由于其常关的特性，在电力电子领域具有非常广泛应用。增强型器件的实现方式有很多种，例如在栅极处通过设置P型半导体耗尽二维电子气。

发明内容

然而本申请发明人发现：通过栅极处设置P型半导体实现的增强型器件，该种方法需要刻蚀栅极区域以外的P型半导体，但刻蚀不可避免带来刻蚀损失。此外，栅极、源极与漏极的欧姆接触层需高温退火形成，影响半导体结构的性能。

为解决上述问题，本实用新型一方面提供一种半导体结构，包括：

自下而上分布的半导体衬底、异质结、P型离子掺杂层以及绝缘层；所述P型离子掺杂层包括激活区与非激活区，所述激活区位于栅极区域，所述激活区中的P型掺杂离子被激活，所述非激活区位于非栅极区域；所述绝缘层具有开口，所述开口暴露所述激活区；

以及位于所述激活区上，和/或所述异质结的源极区域上，和/或所述异质结的漏极区域上的N型离子重掺杂层。

可选地，所述半导体结构还包括：位于所述栅极区域的N型离子重掺杂层上的栅极，位于所述源极区域的N型离子重掺杂层上的源极，以及位于所述漏极区域的N型离子重掺杂层上的漏极。

可选地，所述N型离子重掺杂层的材料包括Ⅲ族氮化物材料。

可选地，所述N型离子重掺杂层中，N型离子为：Si离子、Ge离子、Sn离子、Se离子或Te离子中的一种。

可选地，所述P型离子掺杂层的材料包括Ⅲ族氮化物材料。

可选地，所述P型离子掺杂层中，P型掺杂离子为：Mg离子、Zn离子、Ca离子、Sr离子或Ba离子中的一种。

可选地，所述绝缘层为单层结构，所述单层结构的材料包括：SiN、AlN中的一种或多种的混合物；或所述绝缘层为叠层结构，所述叠层结构自下而上包括：SiN层与AlN层，AlN层与SiN层，或SiN层、AlN层与SiN层。

可选地，所述异质结自下而上包括沟道层与势垒层。

可选地，所述异质结自下而上包括沟道层与势垒层；所述源极与所述漏极接触所述沟道层或所述势垒层。

本实用新型另一方面提供一种半导体结构的制作方法，包括：

提供半导体衬底，在所述半导体衬底上依次形成异质结、P型离子掺杂层以及绝缘层；

在所述绝缘层内形成开口，所述开口暴露栅极区域的所述P型离子掺杂层；