[实用新型]一种子像素列及双栅结构阵列基板

说明书

本实用新型公开了一种子像素列，包括一数据线和两列子像素电极，所述数据线沿列方向呈连续弓形走线以沿列方向形成多个容纳区域，一列子像素电极中的各个子像素电极及其TFT开关分布于对应的容纳区域内，另一列子像素电极中的各个子像素电极及其TFT开关分布于对应的容纳区域外；各个TFT开关中的漏极沿行方向的朝向相一致。该子像素列在制作TFT开关时，即使所述TFT开关中的栅极和漏极之间发生对位偏移，也能够保证各个TFT开关中的栅极和漏极之间的寄生电容相一致，保证显示均匀性。本实用新型还提供一种双栅结构阵列基板。

技术领域

本实用新型涉及显示技术，尤其涉及一种子像素列及双栅结构阵列基板。

背景技术

随着平板显示制造工艺和技术的成熟，双栅(Dual Gate)技术已越来越多地出现在新型产品上。Dual Gate技术的阵列(array)基板是利用扫描线加倍，而数据线减半的设计理念，来达到降低源驱动硬件成本的目的。

如图1所示，现有的双栅结构阵列基板包括多条扫描线11、多条数据线12和多个子像素电极13，所述扫描线11和数据线12之间纵横交错形成子像素区域，多个子像素电极13呈纵横阵列分布于所述子像素区域内，并通过各自的TFT开关14与对应的扫描线11和数据线12连接；其中，相邻的两行子像素电极13之间具有两条数据线13，使得同行相邻的两个子像素电极13之间可以不共用同一扫描线11。

如图2所示，所述TFT开关14具有栅极G、源极S和漏极D，所述栅极G与对应的扫描线11连接，所述源极S与对应的数据线12连接，所述漏极D与对应的子像素电极13连接。由于所述TFT开关14的栅极G和漏极D分属于不同的电极层，因此所述TFT开关14的栅极G和漏极D之间存在一寄生电容Cgd，该寄生电容Cgd的大小与所述栅极G和漏极D之间的重合面积有关。

由于在同一数据线12上连接有两列子像素电极13，两列子像素电极13分别位于同一数据线12的左右两侧，同一数据线12左侧的TFT开关14的漏极D与右侧的TFT开关14的漏极D左右朝向不一致，当在制作所述TFT开关14时，若所述栅极G和漏极D在对位时发生左右偏差，则会导致同一数据线12左侧的TFT开关14中的栅极G和漏极D之间的重合面积与右侧的TFT开关14中的栅极G和漏极D之间重合面积不一致，最终导致同一数据线12左侧的TFT开关14的寄生电容Cgd1与右侧的TFT开关14的寄生电容Cgd2一致，造成显示不均匀。

实用新型内容

为了解决上述现有技术的不足，本实用新型提供一种子像素列，在制作TFT开关时，即使所述TFT开关中的栅极和漏极之间发生对位偏移，也能够保证各个TFT开关中的栅极和漏极之间的寄生电容相一致，保证显示均匀性。

本实用新型还提供一种双栅结构阵列基板。

本实用新型所要解决的技术问题通过以下技术方案予以实现：

一种子像素列，包括一数据线和两列子像素电极，各个子像素电极均通过对应的TFT开关与所述数据线连接，所述TFT开关具有栅极、源极和漏极，所述源极与所述数据线连接，所述漏极与对应的子像素电极连接；所述数据线沿列方向呈连续弓形走线以沿列方向形成多个容纳区域，一列子像素电极中的各个子像素电极及其TFT开关分布于对应的容纳区域内，另一列子像素电极中的各个子像素电极及其TFT开关分布于对应的容纳区域外；各个TFT开关中的漏极沿行方向的朝向相一致。

进一步地，所述数据线中的局部走线沿列方向，局部走线沿行方向。

进一步地，各个TFT开关均位于对应的子像素电极沿行方向的同一侧。

进一步地，与不同列子像素电极对应的TFT开关位于对应的子像素电极沿列方向的不同侧。

一种双栅结构阵列基板，包括多个上述的子像素列，各个子像素列沿行方向依次排列。