[实用新型]半导体存储器件

说明书

本实用新型公开了一种半导体存储器件。该半导体存储器件包括：一半导体基板；字线结构，位在所述半导体基板中并往第一方向延伸；位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构；间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙；以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。

技术领域

本实用新型公开的实施方式涉及一种半导体存储器件，更具体来说，其涉及一种具有存储单元间的间隔物结构的半导体存储器件。

背景技术

由于小尺寸、多功能和/或低制造成本等特性，半导体器件已被广泛地用于电子产业中。半导体器件可以分为存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件、以及具有存储器件和逻辑器件两者的功能的混合式器件。

—些半导体器件可以包括垂直堆叠的层结构图案和将堆叠图案彼此电连接的接触插塞或互连结构。由于半导体器件不断地微缩并提高积集度，这类图案之间的间距和/或图案与接触插塞之间的间距也不断地减少。如此，图案之间和/或图案与接触插塞之间的寄生电容增大，且图案与互连结构之间的接触电阻也增大，导致半导体器件的性能劣化，例如运行速度降低。

实用新型内容

有鉴于上述半导体器件会遭遇的习知问题，本实用新型于此提出了一种新颖的半导体存储器件，其特征在于存储单元之间的间隔物结构具有特殊的外型，可以增加存储单元与有源区的接触面积以降低接触电阻，且所述间隔物结构中具有空洞以降低寄生电容。

本实用新型的面向之一在于提出一种半导体存储器件，包括一半导体基板、字线结构，位在所述半导体基板中并往第一方向延伸、位线结构，位在所述字线结构之上并往第二方向延伸跨过所述字线结构、间隔物结构，位在所述字线结构正上方并介于所述位线结构之间，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空隙、以及接触结构，位于所述位线结构与所述间隔物结构所界定出的空间中并与所述半导体基板连接。

本实用新型的另一面向在于提出一种制作半导体存储器件的方法，包括提供一半导体基板、在所述半导体基板中形成往第一方向延伸的字线结构、在所述字线结构之上形成往第二方向延伸跨过所述字线结构的位线结构、在所述字线结构正上方且介于所述位线结构之间形成间隔物结构，其中所述间隔物结构具有一上半部位与一下半部位，所述上半部位的宽度大于所述下半部位，且所述间隔物结构的内部具有空洞、以及在所述位线结构与所述间隔物结构所界定出的空间中形成与所述半导体基板连接的接触结构。

本实用新型的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的较佳实施例之细节说明后应可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书之一部分，俾使阅者对本实用新型实施例有进一步的了解。该些图示系描绘了本实用新型一些实施例并连同本文描述一起说明了其原理。

在该些图示中：

图1A、图2A、图3A、图4A、图5A以及图6A绘示出了根据示例实施方式制造半导体存储器件的方法的平面图；

图1B、图2B、图3B、图4B、图5B以及图6B分别是沿图1A至图6A的线Ⅰ-Ⅰ’截取的截面图；

图1C、图2C、图3C、图4C、图5C以及图6C分别是沿图1A至图6A的线Ⅱ-Ⅱ’截取的截面图；

图7至图11绘示出了根据示例实施方式制作具有特殊截面外型的间隔物结构的步骤流程图；以及

图12至图16绘示出了根据其他示例实施方式具有特殊截面外型的间隔物结构的截面图。