[实用新型]FD-SOI衬底结构及器件结构

说明书

本实用新型提供一种FD‑SOI衬底结构及器件结构，FD‑SOI衬底结构包括依次层叠的硅基底、埋氧化层、顶锗硅层及氮氧化锗层。本实用新型的衬底结构采用顶锗硅层及氮氧化锗层的堆栈结构，顶锗硅层作为器件的沟道，不需要进行掺杂且厚度较薄，可以大幅降低源漏极之间的泄漏电流，另一方面，顶锗硅层可大幅提高空穴迁移率，进而提高器件性能。顶锗硅层上覆盖氮氧化锗层，可以有效防止锗硅沟道表面形成溶于水的GeO₂或易挥发的GeO，提高器件的稳定性。

技术领域

本实用新型属于半导体设计及制造领域，特别是涉及一种FD-SOI衬底结构及器件结构。

背景技术

体硅CMOS技术走到22nm之后，特征尺寸已很难继续微缩，急需革新技术来维持进一步发展。在候选技术之中，FDSOI(Fully Depleted SOI，全耗尽SOI)技术极具竞争力。对于FDSOI 晶体管，硅薄膜自然地限定了源漏结深，同时也限定了源漏结耗尽区，从而可改善DIBL(Drain Induced Barrier Lowering，漏致势垒降低)等短沟道效应，改善器件的亚阈特性，降低电路的静态功耗。此外，FDSOI晶体管无需沟道掺杂，可以避免RDF(RandomDopants Fluctuation，随机掺杂涨落)等效应，从而保持稳定的阈值电压，同时还可以避免因掺杂而引起的迁移率退化。

不同于FinFET工艺采用的3D晶体管结构，FD-SOI为平面工艺，可以有效降低工艺难度；与传统的体硅硅技术相较，FD-SOI能提供更好的晶体管静电特性，而埋入氧化层能降低源极(source)与漏极(drain)之间的寄生电容；此外该技术能有效限制源极与漏极之间的电子流动，大幅降低影响组件性能的泄漏电流。除了通过栅极，FD-SOI也能藉由极化组件底层基板来控制晶体管行为，类似于体硅技术，也可实现的基体偏压。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种FD-SOI衬底结构及器件结构及制备方法，用于解决现有技术中FD-SOI器件结构载流子迁移率较低的问题。

为实现上述目的及其他相关目的，本实用新型提供一种FD-SOI衬底结构的制备方法，所述制备方法包括：1)提供FD-SOI衬底，所述FD-SOI衬底包括硅基底、埋氧化层及顶硅层；2)于所述顶硅层上外延生长锗硅层；3)氧化所述锗硅层，将所述锗硅层中的锗推进所述顶硅层，以形成顶锗硅层；4)去除氧化反应生成的二氧化硅层，以显露所述顶锗硅层；5) 于所述顶锗硅层上外延生长氮氧化锗层(GeON层)。

可选地，步骤1)所述顶硅层的厚度范围介于50埃米～200埃米之间，所述埋氧化层为二氧化硅层，其厚度范围介于100埃米～300埃米之间。

可选地，步骤2)所述外延生长锗硅层包括：去除所述顶硅层表面的氧化物；原位生长锗硅层，所述锗硅层中的锗浓度介于20％～40％之间，所述锗硅层的厚度范围介于50埃米～400 埃米。

可选地，步骤3)的氧化条件为在800℃～1100℃的氧气气氛中反应，所形成的顶锗硅层的厚度范围介于60埃米～100埃米之间。

可选地，步骤4)去除所述二氧化硅层的方法包括采用HF酸溶液或气体对所述二氧化硅层进行腐蚀。

可选地，步骤5)外延生长氮氧化硅层包括：在550℃～650℃下，在O₂气氛下，于所述顶锗硅层表面反应生成GeO₂层，然后在550℃-650℃下，在NH₃氛围下反应生成氮氧化硅层。

本实用新型还提供一种FD-SOI器件结构的制备方法，包括步骤：1)采用如上所述的 FD-SOI衬底结构的制备方法制备FD-SOI衬底结构；2)于所述氮氧化硅层上依次沉积栅氧层、高k介质层、氮化钛层及栅极层；3)刻蚀所述栅极层、氮化钛层、高k介质层及栅氧层，以形成栅极结构，于所述栅极结构两侧形成侧墙结构；4)于所述栅极结构两侧外延生长锗硅凸层。