[实用新型]一种GaN基外延结构

说明书

本实用新型公开了一种GaN基外延结构，由下至上包括衬底、成核层、晶格匹配多量子阱缓冲层和GaN缓冲层；在晶格匹配多量子阱缓冲层中，每个多量子阱周期为InAlGaN势垒层和AlGaN势阱层交错组成，InAlGaN势垒层和AlGaN势阱层的晶格常数相等。本实用新型利用势垒层和势阱层的界面极化电荷形成的势阱，耗尽背景载流子，从而获得高阻值缓冲层。

技术领域

本实用新型属于半导体技术领域，特别涉及一种GaN基外延结构。

背景技术

氮化镓（GaN）基化合物半导体作为一种重要的第三代宽禁带半导体材料具有氮禁带宽度大、击穿场强高，耐高温、热导率高、电子饱和速率大和化学稳定性好等优点已经被广泛用于高频、高压、高功率的电力电子器件制作中。另外GaN可以和AlGaN或InAlGaN等合金化合物形成异质结，其异质结由于价带不连续性及压电极化和自发极化可以在界面形成高浓度的二维电子气从而可以用来制作高电子迁移率场效应晶体管（High ElectronMobility Transistor，HEMT）器件。

影响HEMT器件特性的主要材料特性是缓冲层的漏电和晶体质量。缓冲层漏电会导致器件关断时漏电的增加，减弱栅极对沟道电流控制能力从而影响器件的正常工作，另外缓冲层漏电还会使器件发热量增加和输出特性变差以至于影响到器件的使用寿命和可靠性。氮化镓缓冲层中的缺陷（位错，杂质等）会增加器件层电子散射和电子俘获从而影响器件导通电阻及动态特性，因此高质量的缓冲层也是提高器件性能的重要指标。

金属有机化学气象沉积设备生长的非故意掺杂本征GaN薄膜材料，由于氧杂质、氮空位等N型缺陷存在，在氮化镓薄膜中会有较高的背景电子浓度（10¹⁶-10¹⁷/cm³左右）。为了获得高阻值的氮化镓基薄膜就要想办法减小薄膜中的背景电子浓度。通常补偿氮化镓薄膜中的背景电子的方法有两大类：一类是通过控制生长条件增加薄膜中的P型杂质或缺陷的数量达到补偿背景电子获得高阻值缓冲层；另一类是通过在薄膜生长过程中通入可以形成深能级缺陷态或空穴的金属元素的掺杂源（Fe，Cr，Mg等），利用深能级缺陷态或空穴补偿背景电子获得高阻值缓冲层。上述两种方法在获得高阻氮化镓的同时都不可避免的牺牲了材料的晶体质量或引入了具有较强记忆效应的重金属原子降低沟道2DEG的迁移率影响器件的电性。

因此，本发明人对此做进一步研究，研发出一种GaN基外延结构，本案由此产生。

实用新型内容

本实用新型所要解决的技术问题在于提供一种GaN基外延结构，利用势垒层和势阱层的界面极化电荷形成的势阱，耗尽背景载流子，从而获得高阻值缓冲层。

为解决上述技术问题，本实用新型的技术解决方案是：

一种GaN基外延结构，由下至上包括衬底、成核层、晶格匹配多量子阱缓冲层和GaN缓冲层；在晶格匹配多量子阱缓冲层中，每个多量子阱周期为InAlGaN势垒层和AlGaN势阱层交错组成，InAlGaN势垒层和AlGaN势阱层的晶格常数相等。

进一步，多量子阱周期为5-100个。

进一步，InAlGaN势垒层的厚度范围10-100nm。

进一步，AlGaN势阱层的厚度范围10-100nm。

进一步，InAlGaN势垒层的厚度为15nm，AlGaN势阱层的厚度为20nm。

进一步，衬底的材料为硅、碳化硅或蓝宝石中一种。